真實的多顆 GPS 衛星信號在空間合成, 而模擬的GPS 衛星信號在數字域實現疊加合成。采用地址發生器產生12 顆衛星的特征碼, 分別與對應的導航電文進行疊加, 合成的基帶信號通過正交射頻調制,調制為L1 頻點1.575 GHz 的射頻信號。

而 GPS 衛星信號模擬源采用圖2 所示方案。采用SD 卡存儲導航電文和觀測數據文件。在系統工作時, FPGA 讀取SD 卡的數據, 按圖1 所示的流程產生衛星的基帶信號, 多顆星的基帶信號經數字合成后,送至DA 變為模擬信號, 再進行正交射頻調制獲得L1 頻點的射頻信號。

?

?

當系統需要更新數仿文件時, 則通過TCP/IP 接口對SD 卡進行讀寫操作, 實現SD 卡中的文件更新。

數據文件格式
GPS 信號模擬的目的是使GPS 接收機通過接收模擬的信號正常工作, 實現定位解算。而GPS 信號是由多顆不斷運行的GPS 衛星實時發射產生的。為了實現GPS 信號模擬, 首先需要設定用戶軌跡、建立GPS 衛星軌道模型和信號傳輸模型, 運算量較大。因此采用離線運算的方法, 先在高性能計算機上進行仿真計算, 再將計算得到文件保存下來。GPS 模擬器通過讀取該文件, 實現GPS 信號的仿真。這種方法的好處在于為模擬器節省了大量的資源, 有利于降低成本和體積。

為了讓接收機實現定位, 必須要提供4 顆以上的GPS 衛星信號; 仿真了12 顆GPS 衛星的數據, 仿真數據主要包括導航電文和觀測數據。導航電文格式為300 bit, 占40 字節, 剩余20 bit 空; 觀測數據則根據設定的位置和衛星星歷產生, 模擬固定位置接收機產生的偽距變換, 20 ms 更新一次, 為了實現偽距的連續變化, 觀測數據中還包含偽距速度和加速度, 便于信號產生過程中的插值。

GPS 導航電文速率為50 bps, 300 bit 為一子幀, 一子幀為6 s。一幀包含5 子幀, 共1 500 bit, 歷時30 s。一超幀則包含25 幀, 37.5 k, 歷時12.5 min。由于GPS 電文每兩小時更新一次, 則2 h 需存儲的導航電文約為 375 k; 12 顆星的導航電文為4.5 M。

觀測數據則為20 ms 更新一次, 單顆星的觀測數據為40 個字節, 一個觀測數據包有12 顆星, 共4 288 bit; 則2 h 的數據量為4 288×50×7 200=1 543680 000 bit, 約1.5 G。因此, 采用2 G 的SD 卡可完成上述數據容量的要求。

硬件設計

GPS 信號模擬源的設計采用高速基帶數字合成技術和正交中頻、射頻調制技術。多顆衛星信號以數字形式在高性能軟件無線電處理平臺上計算并合成, 有效提高系統通道間的一致性, 消除了衛星通道間的誤差, 也消除了內部時間誤差, 確保了高精度。該方案與射頻合成方案相比增加了軟件無線電數字部分設計的難度, 使得偽距控制精度、多普勒變化和幅度等均在數字部分計算, 簡化了射頻設計,避免了由射頻群時延不一致產生的通道間誤差和衛星間的鐘差, 且數值計算、鐘差可控, 有效保證了系統的設計指標。信號模擬源方案原理如圖4 所示。GPS信號模擬源采用基帶加射頻的單元模塊化結構設計。

?

?

GPS 信號模擬算法對數據處理率有較高的要求,然而通過分析延時算法, 這樣龐大的計算量實際上只是簡單的乘累加(MAC) 的流水操作, 其算法結構中并無復雜的數學運算(如正余弦、指數、對數等) ,可以說其運算結構是相對比較簡單的, 所以考慮采用FPGA 芯片。而目前FPGA 的功能也日益增強, 內嵌于FPGA 的硬核與基本邏輯構建的軟核也不斷增強了FPGA 作為通用信號處理芯片的能力。通過綜合考慮, 最終選擇了用XILINX 公司的XC4VSX35作為主處理芯片。該芯片是XILINX 公司2005 推出的一款專門為數字信號處理而設計的高端FPGA, 其可編程數字信號處理模塊XtremeDSP48 在?12 的速度等級上最高性能為500 MHz。

基帶單元設計采用1 片Xilinx 高性能FPGAXC4VSX35 來完成。XC4VSX35 主要完成以下任務:1) 從SD 卡讀入導航電文和觀測數據; 2) 多星數據的分配; 3) 多星信號的精密延遲和動態特性控制;4) 多星信號的數字合成。設計上可完成12 顆星I 路的導航信號產生。