通過前面的學習，我們已經對Zynq系列的PL和PS部分已經有了相當多的了解。其中有關約束的部分我們曾經提到過但是沒有重點關注。約束可以添加特定的信息到你的設計，并在綜合工具和實現工具中可以得到實現。最簡單的約束例子就是對操作時鐘和引腳的約束。另外一種類型的約束可以實現設計所用邏輯所在的位置。

實現AXI DMA核的資源原來為粉紅色部分

約束可以分為兩部分：那些用于綜合和實現部分的例如時序約束和僅在實現部分有效的例如管腳約束。

我們所使用的約束是根據SDC設計標準來進行制定的。

由于它作為Xilinx的特定約束文件，所以簡稱為XDC而不是SDC。

當我們聲明約束時應該按照如下順序：
? 時序約束—時序關系需要正確的約束
? 時序例外—我們首先定義了時序之間的正確關系，現在我們來定義這些約束的例外，例如多周期路徑。但不能定義標準以外的時序例外。
? 實現約束—那些在布局布線時的約束.這些約束用于實現期望的結果(例如管腳約束)。

通常，一個設計包括許多約束文件，一般分為兩類，一類為時序約束，另一類為實現約束。

兩種約束都默認作用于綜合和實現。而且綜合之前也是可讀的，用于綜合和實現，或者只作用于實現。你可以通過選擇來指定約束文件的作用范圍，如下圖所示。

Vivado設計流程通常是基于IP的。IP模塊通常也帶有相關的約束文件。由于有著用戶各種各樣和工具本身生成的約束文件，所以我們需要知道這些約束文件的優先級以更好的對設計進行約束。

默認情況下，用戶制定的約束文件會作用于IP生成的約束文件。但是，也是可以改變那些可編寫的約束文件的順序。類似與設置綜合或者實現的選項。我們可以選擇約束文件的執行順序。優先級可以選擇如下：
? First: 首先執行這里的約束文件，優先級最高
? Default: 按照正常順序執行約束文件，優先級一般
? Last: 最后執行約束文件，優先級最低

在后續的博客教程中，我們可以學到更多的如何創建和驗證約束文件的內容。在下一期博客中，我們會重點關注我們第一類約束：時序約束，解釋它是什么，和如何使用Vivado去創建一個時序約束。