電子發燒友App
針對使用HDMI 多路復用中繼器的用戶，本文提供了如何通過精心設計印刷電路板 (PCB) 來實現器件全部性能最優化的設計指導。我們將對高速 PCB 設計的一些主要方面的重要概念進行解釋，并給出一些建議。本文涵蓋了層堆棧、差動線跡、受控阻抗傳輸線、非連續性、布線指南、參考平面、過孔以及去耦電容器等內容。
層堆棧
HDMI 多路復用中繼器的外引腳是專門針對 HDTV 接收機電路中的設計（見圖 1）而量身定制的。封裝的每一側都提供了一個 HDMI 端口，具有四個差動 TMDS 信號對，從而實現三個輸入端口和一個輸出端口。剩余信號由電源軌、Vcc 和接地以及低速信號（例如：I2C 接口、熱插拔和多路復用選擇器引腳）組成。
圖 1 專門針對 HDTV 接收機應用的器件外引腳
完成一個低 EMI PCB 設計最少需要四層堆棧（見圖 2）。層堆棧應按照下列順序（自上而下）：TMDS 信號層，接線層，電源層和控制信號層。
圖 2 建議在一個接收機 PCB 設計中使用 4 或 6 層堆棧。
- 在頂層上對高速 TMDS 線跡布線可以避免使用過孔（及其電感），并且允許從 HDMI 連接器至中繼器輸入以及從中繼器輸出至后續接收機電路的干凈互聯 (clean interconnect)。
- 在高速信號層的下面放置一個堅實的接地層，這樣就可以為傳輸線路互聯建立一個受控阻抗，并為返回電流提供一個優異的低電感通路。
- 在緊挨接地層的下方放置電源層可以創建額外的高頻旁路電容。
- 在底層布線低速控制信號可實現更大的靈活性，因為這些信號鏈通常擁有允許非連續性（如過孔）的裕度。
如果需要一個額外電源電壓層或信號層，那么就應添加一個二級電源層/接地層系統至該堆棧，以使其保持對稱。這樣就可以使堆棧保持機械穩定，并防止其變形。每個電源系統的電源層和接地層均可以被緊密地放置在一起，從而大大增加高頻旁路電容。
差動線跡
HDMI 使用轉換最小化差分信令 (TMDS)，用于傳輸高速串行數據。差分信令為單端信令帶來了極大的好處。
在單端系統中，電流通過一個電感從電源流至負載，并經由一個接地層或線路返回。該電流引起的橫向電磁 (TEM) 波會自由地向外部環境輻射，從而引起嚴重的電磁干擾 (EMI)（見圖 3）。而且，電感中的外部源噪聲不可避免地被接收機放大，從而破壞信號完整性。
替代差分信令要使用兩個電感，一個用于正向電流，另一個用于電流返回。因此，當緊密耦合時，該兩個電感中的電流為等量，但是極性卻相反，并且其電磁場消失。現在，電磁場被“搶走”的兩個電感的 TEM 波均不能向環境中輻射。只有在電感環路外部有極小的邊緣磁場時才會發生輻射，從而產生極低的 EMI（見圖 3）。
圖 3 來自單個電感周圍大散射磁場和差動信號對緊密耦合電感環路的外部小散射磁場的 TEM 波輻射
緊密電耦合的另一個好處是，感應至兩個電感的外部噪聲均以等量共模噪聲的形式出現在接收機輸入端上。具有差動輸入的接收機均只對信號差異敏感，而對共模信號不敏感。因此，該接收機抑制了共模噪聲，并保持了信號完整性。
為了使差分信令可以工作在一個 PCB 上，一個差動信號對的兩個線跡間距必須在整個線跡長度上保持一致。否則，間距變化就會引起磁場耦合不平衡，從而降低磁場消除的效果，造成 EMI 增加。
除了更大的 EMI 以外，電感間距的變化也會引起信號對差動阻抗的變化，從而造成阻抗控制傳輸系統的中斷，進而造成破壞信號完整性的信號反射。除了間距一致以外，兩個電感均必須為相等的電氣長度，以確保其信號在相同時間到達接收機輸入端。圖 4 顯示了相等及不同長度線跡的邏輯狀態改變期間一個差動對的“+”和“"”信號。
圖 4 不同電氣長度的線跡會引起信號間的相移，從而產生導致嚴重 EMI 問題的差動信號
對于相同長度的線跡而言，兩個信號相等且極性相反。因此，它們的和必須為零。如果這些線跡的電氣長度不同，那么較短線跡上的信號就會比較長線跡上的信號較早地改變狀態。在此期間，兩個線跡均驅動電流至相同方向。由于往往會作為返回通路的長線跡繼續驅動電流（“早”驅動電流），因此短線跡必須找到其經由一個參考層（電源層或接地層）的返回通路。
當將兩個信號相加時，該總信號在過渡相期間從零電平轉移。在高頻條件下，這些差動信號以大幅急劇瞬態的形式出現，其顯示在接地層上，從而引起嚴重的 EMI 問題。
需要注意的是，“噪聲”脈沖的寬度同兩個信號間的相移相等，并可以被轉換成一個給定頻率的時間差。該時間差（也稱為對內時滯）由 HDMI 規定，用于 225 MHz TMDS 時鐘速率 0.4 TBIT 的接收機，其將轉換為 178 ps 最大值。對于一個 HDMI 發送器而言，該規范要求 0.15 TBIT，以用于 225 MHz 的 TMDS 時鐘速率，其將轉換為66 ps最大值。
由于像素生成需要四個差動 TMDS 信號對（3 個數據信號+1 個時鐘信號）的同步傳輸，因此其必須在相同時間到達接收機。理想情況下，所有四個信號對應該為相等的電氣長度，以保證零時間差。但是，對一個 0.2 TCHARACTER + 1.78 ns 的接收機而言，HDMI 允許一個最大的對間時滯 (信號對之間的時間差)，從而會產生總計2.67 ns 的時間，以用于 225 MHz 的 TMDS 時鐘。對一個 HDMI 發送器而言，該規范要求產生 888ps 的 0.2 TCHARACTER。
受控阻抗傳輸線
受控阻抗線跡可用于匹配傳輸介質的差動阻抗（例如：線纜）和端接電阻。差動阻抗由信號對線跡的物理幾何、它們同鄰近接地層的關系以及 PCB 電介質決定。這些幾何形狀必須在整個線跡長度上保持一致。
圖 5 描述了微波傳輸帶 (Microtrip) 線跡（外層線跡）及帶狀線線跡（通常是被兩個接地層夾在中間的層堆棧內線跡）阻抗計算相關的參數。
圖 5 差動線跡的物理幾何
為了計算出圖 5 中 100Ω 差動阻抗 TMDS 信號對的線跡幾何，可以使用閉式方程 1 " 6。
1、對于松散耦合帶狀線而言，s > 12 mils，數字 0.748 可能被 0.374 替換。
2、W < 2h 時，最大誤差為 3%
3、為了獲得最佳精確度，使 b " t > 2W 及 b > 4t，其中，b 為接地層之間的電介質厚度。
考慮到差動信號對及其環境之間的距離，圖 5 顯示了一個線跡 X，其未與鄰近的“+”和“"”導體中的電流關聯。X 可以為另一信號對線跡、一個接地屏蔽線跡或一個 TTL/CMOS 線跡。
對于鄰近信號對和屏蔽線跡而言，使距離 d 等于 3 s。在一側運行屏蔽線跡（接地更為適宜），可能會創建一個增加 EMI 的失衡。接地線跡屏蔽應該對下層接地層有一個過孔散射。
請注意！乍一看上面的方程式，其呈現出一種可獲得線跡幾何的比較便宜的方法。但是，這些函數均基于經驗數據，并代表最佳情況下的近似值。實際精確度可能會有非常大的不同，各種原因甚至會引起高達 10% 的可能誤差。
從長遠來看，一種更精確、成本更低的方法是使用一個 2D 或更好的場求解器。它是一種可對麥克斯韋 (Maxwell) 方程式求解并計算出任意橫截面傳輸線電場和磁場的軟件工具。它還可以由以上這些計算出電氣性能項，例如：特性阻抗、信號速度、串擾和差動阻抗。一些場求解器還可以計算出導體內的電流分布情況。相對于近似法而言，一個 2D 場求解器的優勢在于其考慮了幾乎所有任意橫截面幾何的靈活性。除了第一階項（例如：線寬、電介質厚度和電解介質常量）以外，第二階項（例如：線跡厚度、阻焊和線跡蝕刻背面）均可以被考慮到。
非連續性
非連續性就是信號路徑中差動線跡阻抗偏離于其規定值（100Ω，即 15% HDMI）的地方，并假定更高或更低的阻抗值。非連續性可以引起由阻抗不匹配帶來的信號反射，進而破壞信號完整性。這些主要是有效線跡寬度或線間間距變化的結果，而這些變化又是由不可避免的沿信號路徑線跡幾何傳輸，或由較差的信號線跡布線引起的。
可能發生非連續性的位置為：
在差動阻抗、TDR、和測試期間將非連續性探測出來。一個TDR（時間域反射計）是一種用來描繪和定位金屬導體中故障的電子儀器。
一個 TDR 沿導體傳輸一個快速上升時間脈沖。如果該導體為統一阻抗，并被正確地封端 (terminated)，那么整個發射脈沖將在遠端終端被吸收，且沒信號會被反射回 TDR。但是，存在阻抗非連續性的情況下，所有非連續性都將構成一個被反射回反射計（reflectometer）的回波。阻抗增加會產生一個增強原始脈沖的回波，與此同時，阻抗減少會產生一個同原始脈沖相對的回波。
在輸出/輸入端測量出產生的 TDR 反射脈沖，其將以時間函數的形式顯示或繪制出來，因為給定傳輸介質中信號傳播的速度相對不變，并且可以以線跡長度函數的形式被讀取出來。
圖 6 TDR 顯示表明了非連續性的位置
PCB 設計的目的在于盡可能將非連續性最小化，從而消除反射并保持信號完整。遵循一組布線指南，有助于避免不必要的非連續性。剩下的不可避免的非連續性應集中在一起，也就是說將這一區域的面積應保持較小，并盡可能的緊密放置。這一想法就是將各個反射點集中在某個區域，而不是將其分布在整個信號路徑里。
利用 TDR 看到的大量非連續性直接受到 TDR 使用的脈沖邊緣速率的影響。TDR 邊緣速率越快，出現的非連續性就會越多，并且阻抗峰值就越大。通過 HDMI 規范，他們定義了邊緣速率（通常為 200ps）。圖 6 對該點進行了描述。圖中的低線壓采用 30ps 邊緣速率，高線壓采用 200pf 濾波器。當使用 200ps 邊緣速率濾波器時，由出現在低線壓上的 TPA 電路板 SMA 產生的非連續性均為完全不可見。
布線指南
當試圖保持信號完整性和低 EMI 時，具有 PCB 布線的一些指南是必不可少的。盡管似乎有無數的預防方法可以采用，但是本章節僅僅推薦使用一些主要的布局指南。
1、在不匹配點上采用小彎曲度修正，可減少差動對內的時滯。
2、減少由組件放置和 IC 外腳引線以及信號路徑上較大角度修正所引起的對間時滯。采用斜切式彎曲 (chamfered corner)，其長度和線寬之比為 3 比 5。彎曲之間的距離應最少為線寬的 8 到 10 倍左右。
3、使用45 o 彎曲（斜切式彎曲）替代直角（90o）彎曲。直角彎曲會增加有效線寬，改變差動線跡阻抗，從而出現一個較短的中斷點。一個45o 彎曲可以看作是一個時間更短的中斷點。
圖 7 采用斜切式拐角彎曲方法的時滯降低
4、當在一個物體周圍進行布線時，應對并聯的一對線跡進行布線。將線跡分離開來布線會改變線與線之間的間距，從而引起差動阻抗的改變以及非連續現象的出現。
圖 8 在一個物體周圍的布線
5、在信號路徑內一個接一個地放置一些無源組件，例如：源匹配電阻或 ac 耦合電容。與案例 b）相比，案例 a）中的布線的確引起了更寬的線跡間距，但是，由此產生的非連續性現象卻被限定在了一個更短的電氣長度內。
圖 9 各種非連續性
6、當在一個過孔周圍，或一排過孔之間進行布線時，確保過孔間隙沒有阻塞下方的接地層上的電流回路。
圖 10 避免出現過孔間隙
7、為了更好的阻抗匹配，在 HDMI 連接器焊盤下方，或焊盤之間避免使用金屬層或線跡。否則可能會導致差動阻抗降至 75Ω 以下，并且在 TDR 測試期間燒壞你的電路板。
圖 11 各個層與邊緣指針之間保持一定距離
8、盡可能使用尺寸最小的信號線過孔和 HDMI 連接器焊盤，因為其對 100 差動阻抗產生的影響較小。較大的過孔和焊盤可能會導致阻抗降至 85Ω以下。
9、使用堅實的電源層和接地層來實現 100Ω 阻抗控制，以及電源噪聲最小化。
10、對于100差動阻抗而言，應盡可能采用最小的線跡間隔，您的 PCB 廠商一般都會對其做出規定。確保圖 5 中幾何結構為：s < h、s < W、W < 2h 和 d > 2s。能使用一個 2D 場求解器更精確地確定線跡的幾何結構就更好了。
11、盡可能的使 HDMI 連接器和器件之間的電氣長度保持最短，從而使衰減最小化。
12、使用較好的 HDMI 連接器，其阻抗符合各項規格。
13、在靠近如穩壓器，或為 PCB 提供電力的區域等電源處放置大型電容器（如 10 ?F）。
14、在器件中放置 0.1 ?F，或 0.01 ?F 的較小型電容器。
參考層
高速 PCB 設計的電源層及接地層一般都必須滿足種種要求。在 DC 及低頻情況下，這些層必須為集成電路及端接電阻器的終端提供性能穩定的電壓，如 Vcc 和接地電壓等。
對于高頻參考電路層，尤其接地層而言，需要滿足更多的要求。就受控阻抗傳輸系統的設計而言，接地層應能實現與一個臨近信號層差動線跡的電氣耦合。正如此前提及一樣，緊密耦合會使磁場消失，從而通過已減少的余下散射場的TEM波輻射將EMI最小化。為了實現緊密耦合，應在靠近一個高速信號層的地方放置接地層。
圖 12 微波傳輸帶結構內的場偶合
盡管理論上差動信號發射不需要單獨的電流回路，但是總有某一形式的共模噪聲電流與最近的參考層（理論上一般指接地層）發生電容性耦合。
為這些電流提供一個連續的低阻抗回路要求參考層為堅實的銅片，密實無裂縫。
具有多個電源系統的層堆棧可以受益于由過孔組成的參考層。此處不同層面的接地層通過大量的過孔相連接，這些過孔以等距的間隔放置在整個電路板上。相類似的連接也適用于電源層。
對于連接的參考層而言，這一點是很重要的，即過孔間隙（或接地過孔情況下的反焊盤）不會干擾電流回路。在出現障礙物情況下，回流電流將會找到繞過障礙物的通道。但是，如果這樣的話，電流的電磁場將很有可能干擾到出現串擾的其他信號線跡。此外，該障礙物將對通過其的線跡阻抗產生不利的影響。
圖 13 密實與槽形接地層上的電流回路
過孔
過孔這一術語一般指的是印刷電路板上的電鍍孔。一些應用要求直通的過孔足夠寬，從而能放置穿孔組件的導線，而高速電路板設計一般是在對信號層進行更改時將其作為線跡過孔使用，或將其作為連接過孔使用，以將 SMT 組件與所需的參考層相連接，同時也將同一電位的參考層相互連接（見上一章節中提及的過孔連接接地層）。
與一個過孔連接的各個層與一個過孔周圍焊盤（過孔焊盤）直接相連接。不必連接的各個層由一個間隙環將其與過孔相隔開。每個過孔與接地之間都有電容，電容量可以使用如下的方程式計算出近似值：
其中，D2=接地層間隙孔的直徑（內徑）
????????????D1=過孔周圍焊盤的直徑（內徑）
????????????T=印刷電路板的厚度（內厚）
????????????ε1=電路板介電常數
????????????C=寄生過孔電容 (pF)
由于電容與尺寸成一定比例增加，因此，高速設計中的線跡過孔應盡可能的小，以避免較大的容性負載導致的信號衰減。
當把一個去耦電容器連接至接地層，或將各個接地層相連接時，與其電容相比，過孔電感更為重要。該電感的數值大約為：
其中，L=過孔電感 (nH)
????????????h=過孔長度（內長）
????????????d=過孔直徑（內徑）
由于該方程式涉及到一個對數，所以改變過孔的直徑并不會對電感產生任何影響。改變過孔長度，或多個過孔并聯可能會使電感發生較大的變化。因此，應在每個器件的終端放置兩個并聯的過孔，將耦合電容器與接地連接。對于接地層之間的低電感連接而言，應在電路板上以相等的間隔放置多個過孔。
盡管強烈建議不要對高速線跡的電路層進行更改，但是如果有必要更改的話，應確保有一條連續的電流回路。圖 14 的左邊部分顯示了用于單個電路層更改的電流回流流向，右邊部分顯示了用于多個電路層更改的電流回流流向。
圖14 單個及多個電路層更改的電流回路
內部間隙環的一層金屬層片實現了對接地層從底層到頂層的電流流向的更改。因此，當一個信號通過一個過孔，并延續至同一層的另一側時，不存在電流回流非連續性的問題。 通過交叉多個參考層實現了從一個層至另一個層的信號線跡更改，這樣使電流回路的設計復雜化。在兩個接地層的情況下，一個接地到接地的過孔必須放置在信號過孔的附近，以確保獲得一個連續的電流回路（見圖 14 右邊的圖表）。如果參考層為不同電壓電位，如圖 15 中所示的電源層和接地層，電流回路的設計將變得較凌亂，這是由于需要第三個過孔和一個去耦電容器。電流回流開始于其最接近信號電流的電源層底部。之后流經電源過孔，通過去耦電容器流向接地過孔，最后回到接地層的頂部。
圖 15 單個及多個電路層更改的電流回路
放置有多個過孔和去耦電容器的電流回路具有較高的電感，因此不利于信號完整性，并增加了 EMI。如果可能的話，在進行高速布線時，避免更改各個層，這是因為這樣會降低電路板性能，使設計復雜化并增加生產成本。
去耦電容器
去耦電容器為 IC 的充電提供了部分資源，該 IC 在對內部切換響應時需要大量的電源電流。不足量的去耦會導致所需電源電流不足，阻止 IC 的正常運作，從而導致信號完整性數據錯誤的發生。這就要求其在相關的頻率范圍內提供較低的阻抗。為了實現這個目的，通常的做法是均勻地分布電路板上的一組去耦電容器。除了保持信號的完整性以外，去耦電容器還充當了一個 EMC 濾波器，以阻止高頻 RF 信號在整個 PCB 上進行傳播。
當在電源層與接地層之間連接一個電容器時，我們實際上是在對配置有一個串聯諧振電路的電源進行加載，該電路的頻率取決于代表了一個真實電容器等效電路的 R-L-C 組件。圖 16 顯示了一個初始等效電路的寄生組件，以及其向一個串聯諧振電路的轉化。
圖 16 一個串聯諧振電路模擬的電容器損耗
漏電阻 RL 表示低頻情況下漏電流的損耗。RD 和 CD 表示由于分子極化 (RD) 及介電吸收 (CD) 所產生的損耗。RS 表示導線和電容器金屬板中的電阻。三個電阻損耗組成一個等效串聯電阻 (ESR)。在 ESR 這種情況下，等效串聯電感 (ESL) 為電容器金屬板及內部導線的電感之和。
請注意，盡管連接過孔的電容器的阻抗較低，但是會產生大量的串聯電感。因此，應在每個電容器終端使用兩個過孔來減少過孔電感。
圖 17 顯示了電容器阻抗 (Z) 級數與一個 10 nF 電容器頻率的關系。在遠低于自諧振頻率 (SRF) 條件下，電容性電抗占優。同 SRF 更為接近時，電感性電抗受試圖中和電容性分量的影響。在 SRF 上，電容及電感電抗消失，僅有 ESR 存在。請注意，ESR 取決于頻率，且與通常的看法相反，其并不會在 SRF 上達到其最小值，但是阻抗 Z 卻會這樣。
圖 17 電容器阻抗與頻率的關系
并聯的電容器能在一個分布式的去耦網絡中運行，其原因是電容總量增加至所選用去耦電容器數值 N。并且當電容量為這一數值時，電容器阻抗由于頻率低于 SRF 而有所減少。類似地，電感也會發生變化，這是因為在頻率高于 SRF 時阻抗會降低。
一個可靠的去耦網絡設計必須包括低至 DC 的較低頻率，而 DC 需要實施大型的電容器。因此，為了能在低頻情況下提供足量的低阻抗，應在穩壓器的輸出端，以及為 PCB 提供電源的地方放置一些 1 ?F 到 10 ?F 的鉭電容。對于更高的頻率范圍而言，應在每一個高速切換 IC 旁邊放置一些 0.1 ?F 或 0.01 ?F 的陶瓷電容。
總結
本文旨在討論高速 PCB 設計幾個主要方面。盡管已有大量技術性著作、研討會、新聞稿和網上論壇涉及該話題，但是本文目的在于以一個全面的方式為 PCB 設計人員提供主要設計指南。
工商網監
評論