1啥是IIC

IIC(Inter-Integrated Circuit)總線是一種由PHILIPS公司開發的同步、半雙工、串行總線。其信號線由時鐘(SCL)和數據(SDA)兩條線組成。網絡結構如下圖。

2IIC如何工作

掛載在IIC總線上的設備既可以作為主機也可以作為從機。既可以發送數據也可以接收數據。但是同一時刻，只能有兩個設備進行通信，并且只能一個發送，另一個接收，即半雙工通信。如何實現此特性呢?秘密就在設備的總線端口上，請看下圖。

如上圖所示：

IIC總線的時鐘和數據信號線，輸出端是漏極開路(OD門)或者集電極開路(OC門)，因此只能輸出邏輯低(0)和高阻態(Hiz)。為了輸出邏輯高(1)，必須上拉電阻到電源。在數字電路上，此設計稱為：線與邏輯。

線與邏輯：兩個輸出端(包括兩個以上)直接互連就可以實現“AND”的邏輯功能。

與邏輯：只要參與運算的單元有一個是0，其結果為0

因此IIC總線協議規定：

SDA和SCL同時為高電平時，總線為空閑狀態;

SCL為高電平期間，SDA由高電平變為低電平(下降沿)，為起始信號;

SCL為高電平期間，SDA由低電平變為高電平(上升沿)，為結束信號;

傳輸數據時，SCL低電平數據進行傳輸，高電平保持;

IIC一般采用MSB(Most Significant Bit)傳輸方式;

一般總線上數據都以字節Byte(8 bit)傳輸，第9bit為應答位;

應答ACK為低電平，NACK為高電平;

一個典型的IIC數據幀

3IIC總線競爭機制

上文中說到：總線中的設備既可以做主機也可以做從機，那么誰做主機?誰做從機?

這是兩個問題，一般情況下主機提供時鐘SCL，發送數據給從機，從機響應。

Q1:如果有兩個或者以上的設備同時想發送數據怎么辦?

這就是涉及到總線的仲裁機制。因為總線上只能有一個主機和一個從機同時工作。舉例說明總線競爭機制。假設設備A和設備B同時向總線發送數據，設備A發送8b'1010_1010，設備B發送8b'1010_1110,當發送到BIT2的時候，A發送的是0，B 發送的是1，這時候總線狀態為0，因此B退出競爭，釋放總線。

從上面可以看出：誰最先發送0，誰獲得總線控制權。

4IIC通信協議Q2:哪個從機響應?如何響應?

分析此問題必須從協議層入手，找誰的問題很好解決，就是設備編號的問題，專業的叫做設備地址. 顯而易見的，總線上的設備地址必須是唯一的。為了實現互聯互通，協議規定：設備地址有7bit或10bit，常用7bit地址，理論上最大支持128(2^7)個設備。

一般為了使用方便，設備地址的最后幾位使用硬件設置，便于同一個系統中使用相同的器件。典型的就是立體聲揚聲器功放。例如TFA9879設備地址為：

那么，有效的地址為{7b'1101100, 7b'1101101, 7b'1101110, 7b'1101111},也就是說同一個總線上最多可以使用4顆此芯片。

IIC總線常用于內存讀寫以及寄存器配置，因此本文以EEPROM 24C02讀寫時序為例。其他類型芯片方式類似。

單字節寫時序

1、主機發送起始位

2、主機發送從機地址，讀寫控制位是0，表示寫

3、從機應答ACK

4、主機發送寄存器地址

5、從機應答ACK

6、主機發送數據

7、從機應答ACK

8、主機發送停止位，總線掛起

多字節寫時序

1、主機發送起始位

2、主機發送從機地址，讀寫控制位是1，表示寫

3、從機應答ACK

4、主機發送寄存器地址

5、從機應答ACK

6、主機寫第一個數據

7、從機應答ACK

8、主機寫第N個數據

9、從機應答ACK

10、主機發送停止位，總線掛起

單字節讀時序

1、主機發送起始位

2、主機發送從機地址，讀寫控制位是0，表示寫

3、從機應答ACK

4、主機發送寄存器地址

5、從機應答ACK

6、主機又發送起始位

7、主機發送從機地址，讀寫控制位是1，表示讀

8、從機應答ACK

9、從機發送數據

10、主機應答NACK

11、主機發送停止位，釋放總線

多字節讀時序

主機發送起始位

主機發送從機地址，讀寫控制位是0，表示寫

從機應答ACK

主機發送寄存器地址

從機應答ACK

主機又發送起始位

主機發送從機地址，讀寫控制位是1，表示讀

從機應答ACK

從機發送數據

主機應答ACK

從機發送數據N

主機應答NACK

主機發送停止位，總線掛起

5IIC電氣特性

按照傳輸速率，IIC被分類為：

標準模式(Standard Mode)：100K bps

快速模式(Fast Mode)：400K bps

超快速(Fast Mode Plus) : 1 M bps

高速模式(High Speed Mode)：3.4M bps

以TFA9879為例，簡要說明一下IIC電氣要求：

時鐘頻率最大400kHz

時鐘高電平和低電平時間，一般情況下，tLOW /tHIGH = 2:1

tHD;STA:起始信號保持時間，最小0.6us

tSU;STA: 起始信號建立時間，最小0.6us

tSU;STO: 結束信號建立時間，最小0.6us

tSU;DATA: 數據建立時間，最小100ns

tHD;DATA: 數據保持時間，無要求

tBUF:總線空閑時間，最小1.3us

tSP:毛刺信號，最大寬度50ns

容性負載：最大400pF

上拉電阻如何選型?

考慮兩個核心問題

1功耗

2速度

功耗決定上拉電阻的下限(最小值)：

當輸出為0時候，電源VCC通過上拉電阻Rp，經過MOS管到地，一般MOS管導通電阻很小，可以忽略。一般情況下，芯片中MOS管導通時能承載的電流可以參考手冊，常見2 ~ 4mA。

IIC協議規定：低電平最大電壓0.4V，那么

速度決定了上拉電阻的上限(最大值)：

IIC的高電平是由上拉提供的，線路由于寄生電容Cb的影響，導致上升沿變緩，因此上升沿時間決定了上拉電阻的上限值。一般地，選擇高電平為70%VCC，低電平為30%VCC，RC電路零狀態響應曲線如下圖：

根據時間常數計算公式：

低電平時刻T1

那么，

高電平時刻

那么，

因此