在高速的PCB設(shè)計(jì)中，時(shí)鐘等關(guān)鍵的高速信號(hào)線，走線需要進(jìn)行屏蔽處理，如果沒(méi)有屏蔽或只屏蔽了部分，都會(huì)造成EMI的泄漏。建議屏蔽線，每1000mil，打孔接地。##在高速的PCB設(shè)計(jì)中，時(shí)鐘等關(guān)鍵
2016-04-26 14:00:01
5105 
規(guī)則一：高速信號(hào)走線屏蔽規(guī)則在高速的PCB設(shè)計(jì)中，時(shí)鐘等關(guān)鍵的高速信號(hào)線，走線需要進(jìn)行屏蔽處理，如果沒(méi)有屏蔽或只屏蔽了部分，都會(huì)造成EMI的泄漏。建議屏蔽線，每1000mil，打孔接地。圖1 高速
2018-11-28 11:14:18
高速PCB 設(shè)計(jì)中，蛇形線沒(méi)有所謂濾波或抗干擾的能力，只可能降低信號(hào)質(zhì)量，所以只作時(shí)序匹配之用而無(wú)其它目的。7．有時(shí)可以考慮螺旋走線的方式進(jìn)行繞線，仿真表明，其效果要優(yōu)于正常的蛇形走線。
2015-01-12 14:53:57
、高速PCB設(shè)計(jì)中，蛇形線沒(méi)有所謂濾波或抗干擾的能力，只可能降低信號(hào)質(zhì)量，所以只作時(shí)序匹配之用而無(wú)其它目的。 7、有時(shí)可以考慮螺旋走線的方式進(jìn)行繞線，仿真表明，其效果要優(yōu)于正常的蛇形走線。
2018-09-13 15:50:25
下面從直角走線、差分走線、蛇形線三個(gè)方面來(lái)闡述PCB LAYOUT的走線。
2021-03-17 07:25:46
結(jié)構(gòu)，能有效的減少相互間的耦合。 6． 高速PCB 設(shè)計(jì)中，蛇形線沒(méi)有所謂濾波或抗干擾的能力，只可能降低信號(hào)質(zhì)量，所以只作時(shí)序匹配之用而無(wú)其它目的。 7． 有時(shí)可以考慮螺旋走線的方式進(jìn)行繞線，仿真表明，其效果要優(yōu)于正常的蛇形走線。
2019-06-10 10:11:23
高速PCB設(shè)計(jì)中，蛇形線沒(méi)有所謂濾波或抗干擾的能力，只可能降低信號(hào)質(zhì)量，所以只作時(shí)序匹配之用而無(wú)其它目的。7． 有時(shí)可以考慮螺旋走線的方式進(jìn)行繞線，仿真表明，其效果要優(yōu)于正常的蛇形走線。
2017-07-07 11:45:56
效的減少相互間的耦合。6． 高速PCB設(shè)計(jì)中，蛇形線沒(méi)有所謂濾波或抗干擾的能力，只可能降低信號(hào)質(zhì)量，所以只作時(shí)序匹配之用而無(wú)其它目的。7． 有時(shí)可以考慮螺旋走線的方式進(jìn)行繞線，仿真表明，其效果要優(yōu)于正常的蛇形走線。
2014-08-13 15:44:05
布線（Layout）是PCB設(shè)計(jì)工程師最基本的工作技能之一。走線的好壞將直接影響到整個(gè)系統(tǒng)的性能，大多數(shù)高速的設(shè)計(jì)理論也要最終經(jīng)過(guò)Layout得以實(shí)現(xiàn)并驗(yàn)證，由此可見(jiàn)，布線在高速PCB設(shè)計(jì)中
2019-08-05 06:40:24
PCB中走線有幾種這幾種分別有什么作用？哪種對(duì)信號(hào)的影響最好？
2012-11-13 15:49:21
劃重點(diǎn)！PCB走線不要隨便拉
盲目的拉線，拉了也是白拉！
有些小伙伴在pcb布線時(shí)，板子到手就是干，由于前期分析工作做的不足或者沒(méi)做，導(dǎo)致后期處理時(shí)舉步維艱。比如 電源 線、雜線拉完了，卻漏掉一組
2023-12-12 09:23:35
控制標(biāo)準(zhǔn)是100Ω；誤差不能大于±10%； 走線避免直角，以免產(chǎn)生反射，影響高速傳輸性能； 參考層：MIPI信號(hào)線下方一定要有參考層（推薦用地層），且一定要保證參考層的連續(xù)性（即在MIPI信號(hào)
2023-04-12 15:08:27
引腳，注意不要干擾到CS腳；如圖走線三根線并排走，并且將地線走在驅(qū)動(dòng)先和CS線中間起到一定屏蔽作用； 3.雙面板最好將IC一層鋪地屏蔽，鋪地的網(wǎng)絡(luò)一定要從IC GND引出，非關(guān)鍵信號(hào)GND可直接打過(guò)
2020-09-18 07:47:54
1. 一般規(guī)則 1.1 PCB板上預(yù)劃分?jǐn)?shù)字、模擬、DAA信號(hào)布線區(qū)域。 1.2 數(shù)字、模擬元器件及相應(yīng)走線盡量分開(kāi)并放置於各自的布線區(qū)域內(nèi)。 1.3 高速數(shù)字信號(hào)走線盡量短。 1.4
2018-11-28 17:06:35
好的圖像質(zhì)量的保證。 PCB走線如果可能的話，信號(hào)走線使用6mil， 走線間距使用6mil. 放置0.1uF的退耦電容在對(duì)應(yīng)的DSP電源腳上，并盡可能的靠近。它的走線盡可能的粗。電源正極的走線最少要
2023-04-13 16:09:54
來(lái)說(shuō)，沒(méi)有按照正確的方法評(píng)估走線線寬，可能導(dǎo)致電流過(guò)大，燒毀板子走線；對(duì)于高速信號(hào)來(lái)說(shuō)，沒(méi)有合適的計(jì)算線寬，可能導(dǎo)致阻抗失配，引起信號(hào)完整性問(wèn)題。 2.PCB走線跟哪些因素有關(guān) PCB的走線主要跟
2023-04-12 16:02:23
`為什么下圖中PCB走線正反面不同。孔與孔之間為直接通路。為什么背面的走線環(huán)繞迂回。小白菜提問(wèn)，求高手詳解。謝謝`
2018-10-29 08:46:46
夾雜在差分信號(hào)之間的非查份（單獨(dú)一條）走線方式有什么要求嗎？這就是要畫的連接線PCB高速差分信號(hào)線四層怎么弄，還要求阻抗，就是一個(gè)連接線
2023-04-07 17:46:45
內(nèi)蜿蜒走線。 5． 可以經(jīng)常采用任意角度的蛇形走線，如圖1-8-20中的C結(jié)構(gòu)，能有效的減少相互間的耦合。 6． 高速PCB 設(shè)計(jì)中，蛇形線沒(méi)有所謂濾波或抗干擾的能力，只可能降低信號(hào)質(zhì)量，所以只作時(shí)序
2017-09-03 13:25:35
不出來(lái)，高速PCB設(shè)計(jì)工程師的重點(diǎn)還是應(yīng)該放在布局，電源/地設(shè)計(jì)，走線設(shè)計(jì)，過(guò)孔等其他方面。當(dāng)然，盡管直角走線帶來(lái)的影響不是很嚴(yán)重，但并不是說(shuō)我們以后都可以走直角線，注意細(xì)節(jié)是每個(gè)優(yōu)秀工程師必備的基本素質(zhì)
2014-11-18 17:29:31
采訪過(guò)蘋果公司CEO的B站up主-何同學(xué)，近期更新一條視頻中，有出現(xiàn)過(guò)他自己設(shè)計(jì)的PCB圖。很多人說(shuō)他不應(yīng)該直角走線。PCB為什么不能直角走線呢？一般在高速信號(hào)線中，直角線會(huì)帶來(lái)阻抗的不均勻
2022-09-08 16:54:17
經(jīng)常聽(tīng)說(shuō)“PCB走線間距大于等于3倍線寬時(shí)可以抑制70%的信號(hào)間干擾”，這就是3W原則，信號(hào)線之間的干擾被稱為串?dāng)_。那么，你知道串?dāng)_是怎么形成的嗎？當(dāng)兩條走線很近時(shí)，一條信號(hào)線上的信號(hào)可能會(huì)在另一
2022-12-27 20:33:40
線所得到的PCB（刪除了覆銅）。這是一塊兒核心的處理器板，要通過(guò)兩個(gè)40pin的接插件與接口擴(kuò)展板連起來(lái)。輸出到擴(kuò)展板的信號(hào)中有USB2.0，SATAII，100M網(wǎng)卡等高速數(shù)字信號(hào)；RGB
2019-10-17 04:37:54
線，尤其不能在小范圍內(nèi)蜿蜒走線。5．可以經(jīng)常采用任意角度的蛇形走線，如圖1-8-20中的C結(jié)構(gòu)，能有效的減少相互間的耦合。6．高速PCB設(shè)計(jì)中，蛇形線沒(méi)有所謂濾波或抗干擾的能力，只可能降低信號(hào)質(zhì)量
2019-08-21 07:30:00
PCB板蛇形走線有什么作用PCB上的任何一條走線在通過(guò)高頻信號(hào)的情況下都會(huì)對(duì)該信號(hào)造成時(shí)延時(shí)，麥|斯|艾|姆|P|CB樣板貼片,麥1斯1艾1姆1科1技全國(guó)1首家P|CB樣板打板蛇形走線的主要作用
2013-08-29 15:43:30
PCB上的任何一條走線在通過(guò)高頻信號(hào)的情況下都會(huì)對(duì)該信號(hào)造成時(shí)延時(shí)，蛇形走線的主要作用是補(bǔ)償“同一組相關(guān)＂信號(hào)線中延時(shí)較小的部分，這些部分通常是沒(méi)有或比其它信號(hào)少通過(guò)另外的邏輯處理；最典型的就是時(shí)鐘
2017-11-22 20:04:14
PCB上的任何一條走線在通過(guò)高頻信號(hào)的情況下都會(huì)對(duì)該信號(hào)造成時(shí)延時(shí)，蛇形走線的主要作用是補(bǔ)償“同一組相關(guān)”信號(hào)線中延時(shí)較小的部分，這些部分通常是沒(méi)有或比其它信號(hào)少通過(guò)另外的邏輯處理；最典型的就是
2018-08-30 10:14:44
PCB上的任何一條走線在通過(guò)高頻信號(hào)的情況下都會(huì)對(duì)該信號(hào)造成時(shí)延時(shí)，蛇形走線的主要作用是補(bǔ)償“同一組相關(guān)”信號(hào)線中延時(shí)較小的部分，這些部分通常是沒(méi)有或比其它信號(hào)少通過(guò)另外的邏輯處理；最典型的就是
2020-07-14 18:02:17
PCB上的任何一條走線在通過(guò)高頻信號(hào)的情況下都會(huì)對(duì)該信號(hào)造成時(shí)延時(shí)，蛇形走線的主要作用是補(bǔ)償“同一組相關(guān)＂信號(hào)線中延時(shí)較小的部分，這些部分通常是沒(méi)有或比其它信號(hào)少通過(guò)另外的邏輯處?；最典型的就是
2018-09-20 11:05:23
，都會(huì)包含數(shù)據(jù)通道和時(shí)鐘通道。或者是一些總線協(xié)議，都是數(shù)據(jù)和時(shí)鐘同步傳輸。那么，在實(shí)際的高速系統(tǒng)當(dāng)中，這些時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)都是同步的從主芯片中發(fā)送出來(lái)的，如果我們的PCB走線設(shè)計(jì)很差，時(shí)鐘信號(hào)和數(shù)
2023-04-13 16:19:17
1.1 PCB板上預(yù)劃分?jǐn)?shù)字、模擬、DAA信號(hào)布線區(qū)域。1.2 數(shù)字、模擬元器件及相應(yīng)走線盡量分開(kāi)并放置於各自的布線區(qū)域內(nèi)。1.3 高速數(shù)字信號(hào)走線盡量短。1.4 敏感模擬信號(hào)走線盡量短。1.5
2019-05-30 06:58:19
減少布線層，降低PCB成本。 當(dāng)然，這樣做的代價(jià)是冒一些技術(shù)風(fēng)險(xiǎn)，甚至犧牲一半成功率。 對(duì)于背板的層疊設(shè)計(jì)，鑒于常見(jiàn)背板很難做到相鄰走線互相垂直，不可避免地出現(xiàn)平面長(zhǎng)距離布線。 對(duì)于高速背板
2023-04-12 15:12:13
硬件工程師做久了自然有自己處理電路板的一套方法，也許不是最好的辦法，自己卻能理解其中的意義。但是工作中還是要按照最完美的辦法進(jìn)行操作，本期我們就來(lái)了解一下關(guān)于高速信號(hào)走線準(zhǔn)則到底有哪幾條是你不清楚的？
2020-10-30 08:33:48
走直角線，注意細(xì)節(jié)是每個(gè)優(yōu)秀工程師必備的基本素質(zhì)，而且，隨著數(shù)字電路的飛速發(fā)展，PCB 工程師處理的信號(hào)頻率也會(huì)不斷提高，到 10GHz 以上的 RF 設(shè)計(jì)領(lǐng)域，這些小小的直角都可能成為高速
2018-09-17 17:31:52
1. 一般規(guī)則1.1 PCB板上預(yù)劃分?jǐn)?shù)字、模擬、DAA信號(hào)布線區(qū)域。1.2 數(shù)字、模擬元器件及相應(yīng)走線盡量分開(kāi)并放置於各自的布線區(qū)域內(nèi)。1.3 高速數(shù)字信號(hào)走線盡量短。1.4 敏感模擬信號(hào)走線盡量
2014-03-14 17:44:44
pcb布局，走線方面，有什么建議嗎，該怎么怎么走，怎么提高效率
2016-10-15 14:51:34
CB上的任何一條走線在通過(guò)高頻信號(hào)的情況下都會(huì)對(duì)該信號(hào)造成時(shí)延時(shí)，蛇形走線的主要作用是補(bǔ)償“同一組相關(guān)”信號(hào)線中延時(shí)較小的部分，這些部分通常是沒(méi)有或比其它信號(hào)少通過(guò)另外的邏輯處理；最典型的就是時(shí)鐘線
2019-05-22 02:48:05
繞線方式等有關(guān)。隨著PCB走線信號(hào)速率越來(lái)越高，對(duì)時(shí)序要求較高的源同步信號(hào)的時(shí)序裕量越來(lái)越少，因此在PCB設(shè)計(jì)階段準(zhǔn)確知道PCB走線對(duì)信號(hào)時(shí)延的影響變的尤為重要。本文基于仿真分析DK，串?dāng)_，過(guò)孔,蛇形
2014-10-21 09:54:56
作者：一博科技SI工程師張吉權(quán) 3.3 串?dāng)_對(duì)信號(hào)時(shí)延的影響。 PCB板上線與線的間距很近，走線上的信號(hào)可以通過(guò)空間耦合到其相鄰的一些傳輸線上去，這個(gè)過(guò)程就叫串?dāng)_。串?dāng)_不僅可以影響到受害線上的電壓幅
2014-10-21 09:51:22
高速PCB信號(hào)走線的九條規(guī)則.pdf(220.78 KB)
2019-09-16 07:26:43
確保信號(hào)完整性的一個(gè)重要部分是信號(hào)走線的物理布線。PCB設(shè)計(jì)人員經(jīng)常承受壓力，不僅要縮小設(shè)計(jì)，還要保持信號(hào)完整性。找到平衡點(diǎn)就是要知道問(wèn)題可能發(fā)生的位置以及在系統(tǒng)出現(xiàn)故障之前可以推送信封的距離
2023-04-12 15:20:37
PCB走線之問(wèn)會(huì)產(chǎn)生串?dāng)_現(xiàn)象，這種串?dāng)_不僅僅會(huì)在時(shí)鐘和其周圍信號(hào)之間產(chǎn)生，也會(huì)發(fā)生在其他關(guān)鍵信號(hào)上，如數(shù)據(jù)、地址、控制和輸入/輸出信號(hào)線等，都會(huì)受到串?dāng)_和耦合影響。為了解決這些信號(hào)的串?dāng)_
2018-11-27 15:26:40
和屏蔽呢？增大與其它信號(hào)走線的間距是最基本的途徑之一，電磁場(chǎng)能量是隨著距離呈平方關(guān)系遞減的，一般線間距超過(guò)4倍線寬時(shí)，它們之間的干擾就極其微弱了，基本可以忽略。此外，通過(guò)地平面的隔離也可以起到很好的屏蔽
2012-12-18 12:03:00
和屏蔽呢？增大與其它信號(hào)走線的間距是最基本的途徑之一，電磁場(chǎng)能量是隨著距離呈平方關(guān)系遞減的，一般線間距超過(guò)4倍線寬時(shí)，它們之間的干擾就極其微弱了，基本可以忽略。此外，通過(guò)地平面的隔離也可以起到很好的屏蔽
2012-12-19 16:52:38
為了避免不理想返回路徑的影響，可以采用差分對(duì)走線。為了獲得較好的信號(hào)完整性，可以選用差分對(duì)來(lái)對(duì)高速信號(hào)進(jìn)行走線，如圖1所示，LVDS電平的傳輸就采用差分傳輸線的方式。 圖1 差分對(duì)走線實(shí)例
2018-11-27 10:56:15
設(shè)計(jì)，一些心得和大家交流、交流。規(guī)則一、高速信號(hào)走線屏蔽規(guī)則如上圖所示：在高速的PCB設(shè)計(jì)中，時(shí)鐘等關(guān)鍵的高速信號(hào)線，走線需要進(jìn)行屏蔽處理，如果沒(méi)有屏蔽或只屏蔽了部分，都是會(huì)造成EMI的泄漏。建議屏蔽線
2021-03-31 06:00:00
通過(guò)高速PCB來(lái)控制解決。做了4年的EMI設(shè)計(jì)，一些心得和大家交流、交流。規(guī)則一、高速信號(hào)走線屏蔽規(guī)則 如上圖所示：在高速的PCB設(shè)計(jì)中，時(shí)鐘等關(guān)鍵的高速信號(hào)線，走線需要進(jìn)行屏蔽處理，如果沒(méi)有屏蔽或只
2022-04-18 15:22:08
高速PCB設(shè)計(jì)布線系統(tǒng)的傳輸速率在穩(wěn)步加快的同時(shí)也帶來(lái)了某種防干擾的脆弱性，這是因?yàn)閭鬏斝畔⒌念l率越高，信號(hào)的敏感性增加，同時(shí)它們的能量越來(lái)越弱，此時(shí)的布線系統(tǒng)就越容易受干擾。 干擾無(wú)處不在，電纜
2018-11-28 17:00:27
高速PCB設(shè)計(jì)布線系統(tǒng)的傳輸速率在穩(wěn)步加快的同時(shí)也帶來(lái)了某種防干擾的脆弱性，這是因?yàn)閭鬏斝畔⒌念l率越高，信號(hào)的敏感性增加，同時(shí)它們的能量越來(lái)越弱，此時(shí)的布線系統(tǒng)就越容易受干擾。干擾無(wú)處不在，電纜
2019-07-17 18:55:38
高速PCB設(shè)計(jì)布線系統(tǒng)的傳輸速率在穩(wěn)步加快的同時(shí)也帶來(lái)了某種防干擾的脆弱性，這是因?yàn)閭鬏斝畔⒌念l率越高，信號(hào)的敏感性增加，同時(shí)它們的能量越來(lái)越弱，此時(shí)的布線系統(tǒng)就越容易受干擾。干擾無(wú)處不在，電纜
2016-09-14 11:03:51
高速PCB設(shè)計(jì)布線系統(tǒng)的傳輸速率在穩(wěn)步加快的同時(shí)也帶來(lái)了某種防干擾的脆弱性，這是因?yàn)閭鬏斝畔⒌念l率越高，信號(hào)的敏感性增加，同時(shí)它們的能量越來(lái)越弱，此時(shí)的布線系統(tǒng)就越容易受干擾。干擾無(wú)處不在，電纜
2016-09-21 10:25:21
規(guī)則一：高速信號(hào)走線屏蔽規(guī)則 在高速的PCB設(shè)計(jì)中，時(shí)鐘等關(guān)鍵的高速信號(hào)線，走線需要進(jìn)行屏蔽處理，如果沒(méi)有屏蔽或只屏蔽了部分，都會(huì)造成EMI的泄漏。建議屏蔽線，每1000mil，打孔接地
2016-01-19 22:50:31
。 而絕對(duì)的要求是控制兩個(gè)器件之間的走線延遲為某一個(gè)值，比如器件A、B之間的延遲為Ins，而這樣的要求往往由高速電路設(shè)計(jì)者提出，而由PCB工程師去實(shí)現(xiàn)。要滿足這個(gè)要求，就必須知道信號(hào)的傳播速度c但需要
2018-11-27 15:22:54
對(duì)于高速信號(hào)的PCB我們經(jīng)常采用gnd shape對(duì)串?dāng)_進(jìn)行屏蔽，還要沿著被保護(hù)的對(duì)象做地孔，請(qǐng)問(wèn)地孔的間距如何確定，怎么計(jì)算？謝謝各位幫忙！！！
2012-09-11 15:45:26
1.高速信號(hào)在走線的時(shí)候出現(xiàn)直角有什么影響？答：A.遇到直角，線寬會(huì)發(fā)生變化，線路的阻抗因?yàn)榫€寬的變化變得不再連續(xù)，阻抗不連續(xù)會(huì)帶來(lái)信號(hào)的反射。 B.傳輸線直角會(huì)形成寄生電容，會(huì)減緩信號(hào)的上升時(shí)間
2021-07-28 08:52:08
比如射頻走線或者一些高速信號(hào)線，必須走多層板外層還是內(nèi)層也可以走線
2023-10-07 08:22:18
蛇形走線，因?yàn)閼?yīng)用場(chǎng)合不同而具不同的作用：（1）如果蛇形走線在計(jì)算機(jī)板中出現(xiàn)，其主要起到一個(gè)濾波電感和阻抗匹配的作用，提高電路的抗干擾能力。計(jì)算機(jī)主機(jī)板中的蛇形走線，主要用在一些時(shí)鐘信號(hào)中，如
2019-03-22 06:20:09
高速中的蛇形走線，適合在那種情況？有什么缺點(diǎn)沒(méi)，比如對(duì)于差分走線，又要求兩組信號(hào)是正交的。回答：”蛇形走線，因?yàn)閼?yīng)用場(chǎng)合不同而具不同的作用：（1）如果蛇形走線在計(jì)算機(jī)板中出現(xiàn)，其主要起到一個(gè)濾波電感
2019-05-09 07:35:35
PCB上的任何一條走線在通過(guò)高頻信號(hào)的情況下都會(huì)對(duì)該信號(hào)造成時(shí)延時(shí)，蛇形走線的主要作用是補(bǔ)償“同一組相關(guān)”信號(hào)線中延時(shí)較小的部分，這些部分通常是沒(méi)有或比其它信號(hào)少通過(guò)另外的邏輯處理；最典型的就是時(shí)鐘
2019-05-21 07:14:41
傳輸線的一種形式。而走線則是這些傳輸線的信號(hào)路徑在PCB上的物理實(shí)現(xiàn)，比如，PCB表層的走線就是微帶線的一部分，而層間走線則是帶狀線的一部分，要實(shí)現(xiàn)信號(hào)傳輸，就要為它尋找一個(gè)返回路徑，在PCB上的返回
2018-11-23 16:05:07
、高速信號(hào)走線屏蔽規(guī)則如上圖所示：在高速的PCB設(shè)計(jì)中，時(shí)鐘等關(guān)鍵的高速信號(hào)線，則需要進(jìn)行屏蔽處理，如果沒(méi)有屏蔽或只屏蔽了部分，都是會(huì)造成EMI的泄漏。建議屏蔽線，每1000mil，打孔接地。2...
2021-12-31 06:22:08
，能有效的減少相互間的耦合。6． 高速PCB設(shè)計(jì)中，蛇形線沒(méi)有所謂濾波或抗干擾的能力，只可能降低信號(hào)質(zhì)量，所以只作時(shí)序匹配之用而無(wú)其它目的。7． 有時(shí)可以考慮螺旋走線的方式進(jìn)行繞線，仿真表明，其效果要優(yōu)于正常的蛇形走線。
2010-03-16 09:23:41
的隔離和屏蔽呢？增大與其它信號(hào)走線的間距是最基本的途徑之一，電磁場(chǎng)能量是隨著距離呈平方關(guān)系遞減的，一般線間距超過(guò)4倍線寬時(shí)，它們之間的干擾就極其微弱了，基本可以忽略。此外，通過(guò)地平面的隔離也可以起到很好
2009-05-31 10:43:01
PCB Layout中的走線策略布線（Layout）是PCB設(shè)計(jì)工程師最基本的工作技能之一。走線的好壞將直接影響到整個(gè)系統(tǒng)的性能，大多數(shù)高速的設(shè)計(jì)理論也要最終經(jīng)過(guò)Layout得以實(shí)現(xiàn)并驗(yàn)證，由此可見(jiàn)
2009-08-20 20:58:49
，其產(chǎn)生的任何諸如電容，反射，EMI等效應(yīng)在TDR測(cè)試中幾乎體現(xiàn)不出來(lái)，高速PCB設(shè)計(jì)工程師的重點(diǎn)還是應(yīng)該放在布局，電源/地設(shè)計(jì)，走線設(shè)計(jì)，過(guò)孔等其他方面。當(dāng)然，盡管直角走線帶來(lái)的影響不是很嚴(yán)重，但
2018-07-08 13:28:36
[size=14.3999996185303px]我有個(gè)ARM的板子，DDR2和NAND的數(shù)據(jù)線是復(fù)用的，這樣PCB走線的時(shí)候，除了原來(lái)DDR2高速信號(hào)走線阻抗和等長(zhǎng)以外，還需要特別注意什么嗎。NAND的線長(zhǎng)是不是不算入DDR2總的線長(zhǎng)中。
2016-10-10 17:09:28
產(chǎn)生寄生電容，對(duì)于高速高頻電路和數(shù)字電路影響尤為嚴(yán)重，會(huì)減緩上升時(shí)間、造成信號(hào)的反射、產(chǎn)生EMI，所以基本看任何一個(gè)PCB，走線都大概如此：[/url]（圖中另一種常見(jiàn)走線方式是蛇形走線，這種走線作用
2015-01-08 15:26:03
PCB上的信號(hào)傳輸，才能解釋高速電路中出現(xiàn)的各種現(xiàn)象。最簡(jiǎn)單的傳輸線包括兩個(gè)基本要素：信號(hào)路徑、參考路徑（也稱為返回路徑）。信號(hào)在傳輸線上是以電磁波的形式傳輸?shù)模瑐鬏?b class="flag-6" style="color: red">線的兩個(gè)基本要素構(gòu)成了電磁波傳輸
2014-11-17 10:07:29
線，尤其不能在小范圍內(nèi)蜿蜒走線。5．可以經(jīng)常采用任意角度的蛇形走線，如圖1-8-20中的C結(jié)構(gòu)，能有效的減少相互間的耦合。6．高速PCB設(shè)計(jì)中，蛇形線沒(méi)有所謂濾波或抗干擾的能力，只可能降低信號(hào)質(zhì)量
2019-03-18 21:38:12
`表層走線與內(nèi)層走線更為規(guī)范的說(shuō)法應(yīng)該是微帶線與帶狀線。兩種走線方式因?yàn)榻橘|(zhì)和參考面不同，會(huì)存在比較明顯的差異。對(duì)于長(zhǎng)距離傳輸?shù)?b class="flag-6" style="color: red">高速信號(hào)，尤其是背板之類的，需要特別注意損耗帶來(lái)的影響，避免高頻分量
2020-03-09 10:57:00
項(xiàng)目的應(yīng)用場(chǎng)景，仿真的某個(gè)信號(hào)網(wǎng)絡(luò)，會(huì)受到電源噪聲、其他信號(hào)串?dāng)_等因素影響，這同樣會(huì)造成測(cè)試結(jié)果與仿真結(jié)果的差異。誤區(qū)三：仿真軟件中的 PCB 走線“傳輸線模型”是非常準(zhǔn)確的？ 仿真軟件中的 PCB 走
2022-04-28 16:21:41
，選用兩面＃字形走線。 7、高速線防止走斜角。 8、高低電源線分離。 No.4屏蔽 1、屏蔽》實(shí)體模型： 屏蔽效率SE（dB）＝反射面耗損R（dB）＋消化吸收耗損A（dB） 高頻率頻射屏蔽
2020-07-03 17:13:09
在高速PCB板上，給高速信號(hào)線進(jìn)行屏蔽時(shí)采取什么樣的措施比較好？我是給它進(jìn)行網(wǎng)絡(luò)包地，這個(gè)網(wǎng)絡(luò)包絡(luò)的線性要改成GND的電氣屬性么？線寬和間距有特殊要求沒(méi)有？如何操作這一規(guī)則？
2023-04-07 17:11:10
經(jīng)過(guò)不連續(xù)的介質(zhì)時(shí)都會(huì)有部分能量反射回來(lái)一樣，就是信號(hào)在傳輸線上的回波。此時(shí)信號(hào)功率沒(méi)有全部傳輸?shù)截?fù)載處，有一部分被反射回來(lái)了。在高速的PCB中導(dǎo)線必須等效為傳輸線，按照傳輸線理論，如果源端與負(fù)載端具有
2018-09-12 15:16:15
可能分配與電源或地平面圖鄰近以造成通量對(duì)消功效。 二、PCB布線 在電路設(shè)計(jì)方案中，通常只重視提升走線相對(duì)密度，或追求完美合理布局勻稱，忽略了路線合理布局對(duì)防止干擾的危害，使很多的信號(hào)輻射源到
2020-07-01 14:45:11
可能分配與電源或地平面圖鄰近以造成通量對(duì)消功效。 二、PCB布線 在電路設(shè)計(jì)方案中，通常只重視提升走線相對(duì)密度，或追求完美合理布局勻稱，忽略了路線合理布局對(duì)防止干擾的危害，使很多的信號(hào)輻射源到
2020-07-03 17:16:56
射頻線PCB走線屏蔽孔，都有什么要求？？？求解
2016-01-13 14:40:40
。 6． 高速PCB設(shè)計(jì)中，蛇形線沒(méi)有所謂濾波或抗干擾的能力，只可能降低信號(hào)質(zhì)量，所以 只作時(shí)序匹配之用而無(wú)其它目的。 7． 有時(shí)可以考慮螺旋走線的方式進(jìn)行繞線。
2014-12-16 09:47:09
搞了個(gè)紅外感應(yīng)裝置，信號(hào)傳送線沒(méi)弄屏蔽線，導(dǎo)致信號(hào)不穩(wěn)定，紅外感應(yīng)距離不穩(wěn)定，現(xiàn)在有什么什么辦法，不用屏蔽線的方法啊
2010-09-19 13:45:32
求高速信號(hào)蛇形走線和10度線的走法詳細(xì)資料，先謝謝啦！！！
2014-07-06 02:26:35
規(guī)則一：高速信號(hào)走線屏蔽規(guī)則 在高速的設(shè)計(jì)中，時(shí)鐘等關(guān)鍵的高速信號(hào)線，走線需要進(jìn)行屏蔽處理，如果沒(méi)有屏蔽或只屏蔽了部分，都會(huì)造成EMI的泄漏。建議屏蔽線，每1000mil，打孔接地。 圖1
2018-09-20 10:38:01
隨著信號(hào)上升沿時(shí)間的減小及信號(hào)頻率的提高，電子產(chǎn)品的EMI問(wèn)題越來(lái)越受到電子工程師的關(guān)注，幾乎60%的EMI問(wèn)題都可以通過(guò)高速PCB來(lái)解決。以下是九大規(guī)則：規(guī)則一：高速信號(hào)走線屏蔽規(guī)則在高速
2017-11-02 12:11:12
PCB長(zhǎng)距離走線和短距離加個(gè)過(guò)孔走線哪種走線更合理？
2019-09-25 22:11:32
景，仿真的某個(gè)信號(hào)網(wǎng)絡(luò)，會(huì)受到電源噪聲、其他信號(hào)串?dāng)_等因素影響，這同樣會(huì)造成測(cè)試結(jié)果與仿真結(jié)果的差異。誤區(qū)三：仿真軟件中的 PCB 走線“傳輸線模型”是非常準(zhǔn)確的？仿真軟件中的 PCB 走線不管是微帶線
2020-11-30 09:51:58
1、靜電屏蔽、電磁屏蔽和磁屏蔽有什么區(qū)別。在PCB設(shè)計(jì)上，什么情況需要用到屏蔽，又是怎么用的。2、“針對(duì)長(zhǎng)平行走線的串?dāng)_，增加其間距或在走線之間加一根零伏線”，其中的“走線之間加一根零伏線”，怎么加。最好有圖
2019-07-18 04:36:05
高速PCB抄板與PCB設(shè)計(jì)方案
目前高速PCB的設(shè)計(jì)在通信、計(jì)算機(jī)、圖形圖像處理等領(lǐng)域應(yīng)用廣泛。而在這些領(lǐng)域工程師們用的高速PCB
2009-11-18 14:11:47824 規(guī)則一：高速信號(hào)走線屏蔽規(guī)則 在高速的PCB設(shè)計(jì)中，時(shí)鐘等關(guān)鍵的高速信號(hào)線，走線需要進(jìn)行屏蔽處理，如果沒(méi)有
2017-11-25 07:43:007511 
在高速的PCB設(shè)計(jì)中，時(shí)鐘等關(guān)鍵的高速信號(hào)線，走線需要進(jìn)行屏蔽處理，如果沒(méi)有屏蔽或只屏蔽了部分，都會(huì)造成EMI的泄漏。建議屏蔽線，每1000mil，打孔接地。
2019-03-15 14:05:424494 
在高速的 PCB 設(shè)計(jì)中，時(shí)鐘等關(guān)鍵的高速信號(hào)線，走線需要進(jìn)行屏蔽處理，如果沒(méi)有屏蔽或只屏蔽了部分，都會(huì)造成 EMI 的泄漏。
2024-01-10 16:03:05370 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論