1 前言

電源產品在做驗證時，經常會遭遇到電磁干擾(EMI)的問題，有時處理起來需花費非常多的時間，許多工程師在對策電磁干擾時也是經驗重于理論，知道哪個頻段要對策那些組件，但對于理論上的分析卻很欠缺。筆者從事開關電源設計多年，希望能藉由之前對策的經驗與相關理論基礎做個整理，讓目前正從事或未來想從事開關電源設計的人員對電磁干擾防制技術能有初步的認識。

開關電源的電磁干擾測試可分為傳導測試與輻射測試，一般開關電源的傳導測試頻段是指150K~30MHz之間，而輻射干擾的頻段是指30M~300MHz，300MHz之后的頻段一般皆不是電源所產生，因此大都可以給予忽略。

下面內容章節包括開關電源的傳導測試法規，測試與量測方式，基本概念，抑制傳導干擾的濾波器設計，布線與變壓器設計等章節。

2 傳導測試的法規

傳導的法規因產品別的不同，其所適用之條文亦不同，一般是使用歐洲的EN-55022或是美國的FCC part15來定義其限制線，又可以區分為CLASS A與CLASS B兩種標準，CLASS A為產品在商業與工業區域使用，CLASS B為產品在住宅及家庭區域使用，筆者所設計的產品為3C的家用電源，傳導測試頻段為150K~30MHz，在產品測試前請先確認申請的安規為何，不同的安規與等級會有不同的標準線。

圖1舉例為EN-55022　CLASS B的限制線圖，紅色線為準峰值（QP, Quasi-peak）的限制線，粉紅色為平均值（AV, Average）的限制線，傳導測試最終的目地，就是測試的機臺可以完全的低于其限制線，不論是QP值或AV值；一般在申請安規時，雖然只有在限制線下方即可申請，但多數都會做到低于2dB的誤差以預防測試場地不同所導致的差異，而客戶端有時會要求必需低于4~6dB來預防產品大量生產后所產生的誤差。

圖1

圖2

圖2為一量測后的例子，一般量測時都會先用峰值量測，因峰值量測是最簡單且快速的方法，量測儀器以9KHz為一單位，在150K~30MHz之間用保持最大值(maximum hold)的方式來得到傳導的峰值讀值，用此來確認電源的最大峰值然后再依此去抓最高峰值的實際QP，AV值來減少掃描時間，圖2的藍色曲線為準峰值的峰值量測結果，一般在峰值量測完后會再對較高的6個頻率點做準峰值(QP)與平均值(AV)的量測，就如同圖2所標示。

峰值與準峰值的差別在于：峰值量測是不論時常出現或是偶爾出現的信號皆被以最大值的方式置在接收器的讀值中，而準峰值量測是指在一時間內取數次此頻段的脈沖信號，若某頻率的信號在一段時間內重復出現率較高，才會得到較高之量測值；平均值則是對此頻段的振幅取平均值，典型的頻譜分析儀可將帶寬設定在30Hz左右來得到最真實的平均信號。

QP與AV相較于峰值，其偵測值必然較低，若一開始的峰值量測已有足夠的余度則不用再做單點的QP和AV量測。

現在的IC為了EMI傳導的防制，在操作頻率上都會做抖頻的功能，像是IC主頻為65KHz，但在操作時會以65KHz正負6K做變化，藉此來將差模倍頻的信號打散，不會集中在單一根頻率上，如果沒有抖頻功能，差模干擾在主頻的倍頻時會呈現單根很扎實的QP與AV，如同圖2的157KHz，儀器看到的峰值滿高的，但讀起來還仍有9dB以上的余度。

3 傳導的測試與量測方式

圖3為測試傳導的參考圖示，此為通嘉內部的傳導設備圖示，待測物接仿真負載后放于桌面上，經由一輸入線材(AC cable)連接LISN(線性阻抗穩定網絡)與待測物，再將LISN的信號接至接收器，輸入線材不得與地面接觸，而待測物的負載需與待測物距離10公分，若周邊需接電源時，其電源需接獨立電源，不得與待測物使用相同電源，若電源為2PIN輸入，則輸出負載需接地以仿真系統下地。

LISN(線性阻抗穩定網絡)內部線路如圖4所示，輸入電源來源由左邊進入LISN后，經由LF與CF來濾除電源的低頻噪聲，并由耦合電容CC與偵測電阻RSL/RSN來取得高頻信號Vsn，再將此信號經接受器或頻譜分析儀來得到其振幅的大小(dBuV)。

圖3

圖4

請記得輸入線材不得與地面接觸，筆者曾有過輸入線材與地面接觸與否，讀值差了10dB左右的經驗；另外，周邊儀器的電源需使用干凈且與主電源隔離的電源，否則很容易因共地而產生共模干擾，許多測試場地會直接拿一個延長線去使用外接電源給予周邊，但此種方式仍有可能因共地而被干擾，若能使其接至另一個LISN是個較好的方式，因LISN內有LF與CF可作信號隔離。

4 對策EMI傳導的基本概念

4.1 差模(Differential mode)信號與共模(Common mode)信號

傳導量測接法如圖5、圖6所示，是由接收器量測L/N/GND之間的頻率與振幅大小而成，而信號存在于L與N之間的叫差模信號，如圖5所示；而信號存在于L與FG或N與FG之間的叫共模信號，如圖6所示，也可以說與FG形成回路的就叫共模信號。

一般電源的輸入來源皆是取自L與N，因此在電源的電磁干擾設計中，差模成份的抑制極為重要，尤其是前頻段150K~1MHz大多是由開關電源的主頻與倍頻出來的差模干擾。

圖5

圖6

圖7為一未對策前的傳導測試結果，前端為IC的操作頻率所引起的倍頻差模干擾加上本體的共模干擾所形成，由圖形可看出每根峰值之間的頻率為100KHz，可判斷此IC的操作頻率為100KHz，而測量的讀值是呈現由IC 100KHz的倍頻做線性衰減，因此每100KHz就有一根因IC操作頻率所造成的差模干擾信號，也可以說在前頻段時，共模信號呈線性平面下降，而差模信號則迭加在共模的上方。

圖7

圖8為相同的機臺在對策后測試結果，在對策后最差都還有6dB以上的余度，已可符合多數的客戶要求。

一般在測試時，必需測試L與N兩項，一般L與N的讀值不會差異太大，若差異很大一般都是某項的共模能量較強所致。

測試的輸入電壓則是看申請的安規來決定，一般是用110V與230V來做高低壓量測；另外，產品在確認傳導測試時皆需要做長時間的燒機，有時會因燒機后磁性組件過熱導致感量異常而讓EMI變差。

圖8

4.2 電磁干擾，電場干擾與磁場干擾

電磁干擾(EMI, Electrical Magnetic Interference)可分為電場干擾與磁場干擾兩種，電場與磁場是兩種不同的性質，但兩者之間的能量是會互相影響的，隨時間變化的電場會產生磁場，而隨時間變化的磁場也會產生電場，這些不斷同相振蕩的電場和磁場共同的形成了電磁干擾(電磁波)。

一般對于電場，我們可以用下面的電荷公式與電容公式來作解釋，簡單來說，任何的導體在電場下都可等效成一個帶電的電容，其容值隨著與周邊另一個導體之間的距離／表面積／介質不同而有差異；如圖9為兩導體之間的電容圖示，綠色導體與藍色導體所等效的電容如圖10所示，根據電容公式，容值會因兩導體之間的距離愈遠而變小，也會因兩導體之間的截面積愈大而增大，而兩導體之間的介質(介電系數)也會影響容值的大小。

圖9

圖10

當電容二端的電位在時間之內存在一電壓差時，則會根據電荷公式(電壓／時間的變化，如圖12)而產生一電流，如圖11紅色箭頭所示，而任何產生的電流必需經由另一路徑回到自己出發時的位置而形成一電流回路，如棕色虛線箭頭所示，此因電壓變動造成的電流回路就會引起電場干擾。

圖11

圖12

因此，改善電場干擾的方式，就是減少其回路電流的方法，根據上面兩個公式，我們可以藉由將耦合電容減小，像是減少兩個導體之間接觸的面積／增加其距離／變更中間的介質等方式來減少電容效應，或是減小電壓差或時間變化率來減少電場感應。

而對于磁場，我們可用安培右手／法拉第定律來解釋，當導體有電流流過時，在其周圍就會依安培右手定律產生磁力線，如圖13所示，因電流不可能單獨存在，電流一定存在于回路之中，凡是電流流過的路徑都會產生磁力線，而在一般的PCB板設計中(如圖14所示)，當電容形成一個電流回路時就會產生如虛線的磁力線，而磁力線經過的導體會因此產生感應電勢，此即為磁場干擾。

圖13

圖14

尤其是電流流經的導體在沒有閉合回路的鐵心時，因磁力線無法經由高導磁材料做回路，磁力線會經由外部空氣做回路而讓周圍產生磁場(漏磁通)，圖15所示為一般變壓器的磁力線，大多數的磁力線皆會經由高導磁材料(鐵心)，但在中間有氣隙的地方就會有許多漏磁通產生(如圖16虛線所示)，而也有少部份漏磁通會經過與變壓器垂直的地方，因此若有組件在變壓器的正上方或下方，是很容易被此漏磁通干擾的。

圖15

圖16

因此，改善磁場干擾的方式，包括兩部份，一是減少磁力線的能量，包括改變電流振幅／時間變化率等，另一是減少磁力線的影響，包括縮小電流回路，拉開兩者之間的距離，導體面積等方法。

電場耦合效應如圖17所示，在PCB板上有兩導體時會有一等效電容效應，而當左端的布線有一時變電壓產生時，其右邊的導體會因電場耦合效應而產生一耦合電流，此耦合電流即是因電場效應所產生的電場干擾。

磁場耦合效應如圖18所示，在PCB板上有兩導體回路時，當左邊的回路有一時變電流產生，其右邊的回路也會因磁場耦合效應而產生一耦合電壓(感應電勢)，此電壓即是因磁場效應所產生的磁場干擾。

圖17

圖18

產生電場干擾的原因，在于帶電體的電荷重新分布，因電荷改變后會讓電容兩端的電壓改變而不斷的充放電。產生磁場干擾的原因，在于流過導體的電流在不斷改變，即電流產生的磁力線會使周圍導體感應出電動勢，告成磁場干擾。

電場與磁場的干擾起源于快速的能量(電壓／電流)變化；而快速的能量變化可分兩部份，一是能量本體的頻率(變化率)，一是能量本體的振幅(大小)，而對策電磁干擾的方式不外兩種，一是對策能量本體，像是抑制此能量的振幅或是改變其變化率，像是緩沖器，導通(截止)速度，更換組件的速度，變壓器設計等，另一是截斷干擾的耦合路徑，將干擾源封閉在電源本體里面，像是用LC濾波器，銅箔，外殼等，不論使用何種方式，目的都是為了達到電磁干擾可以通過法規的需求。

4.3 寄生組件的影響

在實際的電源產品中，到處都充滿了寄生組件，包括組件本體的寄生組件與布線組成的寄生成份。當頻率到MHz時，nH的電感與pF的電容會對EMI產生非常大的影響。

以一個環形電感來舉例，多數的工程師只在意它的Al值，即繞了幾圈后可以得到多少的感量，卻沒有去考慮到他的等效電容(ESC)與等效電阻(ESR)，而在電磁干擾的領域，此等效電容與等效電阻卻非常重要；理想的磁性組件，其阻抗應與頻率成正比(Xl=2*pi*f*L)，即頻率愈高時其阻抗愈高，但在實際應用里，組件的等效電容卻會抑制其阻抗特性。

如圖19為一電感的阻抗與頻率曲線，在頻率低于共振點時，其阻抗會因頻率上升而增加，但在過了共振點(Fr)后，阻抗卻會因頻率上升而變小，而無法達到預期的抑制效果。

圖19

筆者在對策電磁干擾時將頻段分為二部份, 10M以下的頻段與10M以上的頻段，在10M以下的頻段, 其對策與變壓器/濾波器/布線/結構等較相關, 而在10M以上的頻段, 其對策與變壓器/布線/濾波器/緩沖器(Snubber&Bead)/開關組件與速度/屏敝等較相關, 因布線/濾波器/變壓器在高低頻皆會影響，因此筆者在此先針對布線/濾波器/變壓器等(10M以下)先做介紹。

5 布線(Layout)設計概念

由之前的介紹可知，電場干擾與磁場干擾是電磁干擾里最大的干擾源，不但布線的走線會大大的影響電場與磁場的耦合路徑，也會因布線的寄生組件而影響電源的特性，因此良好的布線方式是從事電源設計不可缺少的能力之一，不但多數的電性問題皆因不良的布線導致，電磁干擾的好壞也與布線習習相關，不論是傳導或輻射。

多數的布線工程師并不知道怎樣的走線方式較好，而只認為每個節點都接到即可，愈資深的工程師則愈會對布線有所要求，以作者的經驗，60%以上的電性不良皆是因布線所致，而在此將布線的基本概念概述如下：

5.1 安規距離與制程要求

此為最基本要求，任何產品皆需要達到安規規范，而不同的產線也會有不同的制程要求，像是組件本體大小，各組件之間的距離，接點大小，白漆…等，一般此規范會由各家布線工程師管控，因此在這里不做多述。

5.2 電源路徑與信號路徑需分開

在開關電源設計里，信號可分為大電流與小電流的，以 反激式(flyback)架構為例，大電流是由輸入電源進來至濾波器，橋式，大電容，變壓器，初級側開關，次級側二極管，輸出電容到輸出線材等走大電流的路徑稱為電源路徑(power trace)；而走小電流的路徑就稱為信號路徑(signal trace)，像是IC周邊的組件或回授電路。

電壓愈大會有較大電場的產生，而電流愈大則會有愈大磁場的產生，而周邊組件，特別是良導體愈靠近此電場或磁場就會耦合愈大的能量，因此在做布線安排時，盡量讓電源路徑與信號路徑分開來走，以免信號路徑被干擾產生誤動作，也避免干擾源藉由其他導體放大其干擾信號，在此將電源路徑與信號路徑分別說明如下：

5.2.1 電源路徑的基本概念

把布線的路徑想象成一條水流(即電流)，水流自然會往河流愈寬的地方流(走線愈粗的地方)，而且也自然會往低處流(往目標，即輸出端流)，在電源路徑上的組件皆應該照順序流過，否則會大大地衰減其作用。

電容是儲存電荷的組件，愈大的電容可儲存愈多的電荷，因此在看電源路徑時，可視電流由電容正端出發，經由開關組件的回路后再回到電容的負端形成開關回路。

圖20為一升壓加反激(PFC+Flyback)架構的例子，PFC前端會有一顆小電容，PFC會由此電容形成一導通回路(綠色箭頭)經電感，MOSFET，Rsense回小電容，與截止回路(紫色箭頭)經電感，二極管，大電容回小電容；即電流由電容的正端出發，經一回路之后再回到電容的負端；同理，Flyback由大電容的正端開始，經變壓器，MOSFET，Rsense后再回到大電容負端；輸出則由變壓器的正端，經輸出二極管，輸出電容后回到變壓器的負端。

圖20

因電源路徑有很大的電流與電壓變動，因此在布線時要注意，流過大電流的回路會產生磁場輻射，因此大電流的走線要盡量短與粗，尤其是次級側。

高電壓開關的走線則要盡量減少其面積以減少電場效應，并盡量減少其相臨的導體面積與之間的距離以減少等效電容，圖21與22為量測反激式變壓器兩端的電壓波形，由波形可知在MOSFET的Drain端與Diode的正端有很大的電壓變化量，因此在布線時此兩點的布線面積要盡可能的小，也盡量遠離其他的導體以避免電場效應。

圖21

圖22

有時因為布線的考慮，無法將回路變的很短，這時我們可以靠高頻電容來幫忙，像是在大電解電容同電位上并聯一個陶質(高頻)電容，因多數的電解電容是低頻組件，而并聯的高頻電容可以提供開關時的高頻電流，此電容可放在如圖23所示的位置，在PFC端可在二極管后端并一顆小電容且靠近PFC MOSFET的地，縮短PFC截止時的回路，而Flyback端則可以在靠近變壓器正與Rsense負端并一顆電容來形成較短的回路；愈短的回路可以減少電場導體與磁場回路的面積來得到更好的EMI效果。

圖23

5.2.2 信號路徑的基本概念

凡不是電源路徑(Power trace)，皆可稱為信號路徑(Signal trace)，因IC是擷取電源路徑里的電壓／電流信號來維持系統的穩定，因此在信號路徑里最重要的就是從擷取信號源到各IC 腳端時是否干凈以利IC運作。

在電磁干擾的領域里，信號路徑一般需注意兩點，一是輔助繞組(Vcc)回路，一是小信號回路。

輔助繞組回路如圖24所示，在此舉例的IC為通嘉的6 PIN IC(LD7538)，其輔助繞組回路是由變壓器的輔助繞組繞組，二極管，電解電容先形成一開關回路再接至IC，就如同二次側的切換回路一般，讓此開關回路愈短愈好。

IC的供電腳與地腳旁邊通常需并聯一顆MLCC小電容(0.1uF)，此電容愈近IC愈好，因此電容是高頻電容，IC在驅動MOSFET時會由此電容抽能量，且其他噪聲在進IC前可先被此電容過濾一次，不論此噪聲是經由偏壓回路或是地的回路皆有過濾作用。

圖24

小信號回路是指IC的各個出腳端，信號愈小的腳位愈容易被干擾，IC在運作時不外乎偵測電壓或電流信號，電壓信號是由此腳位與地之間形成的電壓準位來做判定，而電流信號則是由擷取信號端到IC腳位上的電流大小來決定，因信號愈小愈容易被外來的信號所干擾，尤其是不到1V的電壓信號或是不到1mA的電流信號，所以在布線時要非常小心此小信號的走線。

另外，IC驅動MOSFET的柵極回路里也會回到IC的地而形成一電源回路，因為了減少開關損失，IC流入或流出MOSFET的柵極電流有時會超過1A以上，因此IC的輸出至MOSFET的柵極與IC至地的走線也很重要，其回路就如同下圖粉紅色所示。

在此以反激式架構來做說明，反激式簡圖如圖25所示，MOSFET下方會串聯一電阻(Rsense)來做電流偵測，其偵測的信號通常都很小來達到低功率損失（<1V），因此布線時要注意此電阻正端截取的信號線，若此信號線在回IC前有加電阻與電容的低通濾波器(RC filter)，則此電阻電容要愈靠近IC愈好，如此可讓任何外來的噪聲在進IC前皆被此濾波器衰減過，而電阻的負端(GND)回IC的路徑也是愈短愈粗愈好，因IC是偵測電阻兩端的電壓來運作，路徑愈短可以減少寄生電感的效應而讓IC看到愈真實的信號。

圖25

因IC的信號一般都較小，很容易受到外來的干擾而產生誤動作，因此在布線時除了要注意與電源路徑的距離外，也需注意與任何會產生干擾的組件，像是與磁性組件的磁力線會影響到的周邊，或是電源輸入線材周邊等高壓電位都是需注意的地方。

電源與信號路徑有一個共同接點：GND，地的走線對EMI影響非常大，參考的地回路接線方式如圖26所示。

圖26

橙色線為Y電容建議連接法，讓輸出的地經由Y電容直接連至橋式整流器的負端，讓雷擊或ESD的能量可以快速的經由Y電容通過。

綠色線為輔助回路的建議接法，讓電解電容直接回變壓器的地，再單獨接至大電容的地。

紅色部份為IC的地建議接法，因MOSFET下方的電阻是電源路徑(會走大電流)，要盡量的靠近大電容來形成較小的電流回路，再由大電容拉一條線至輔助繞組的積層陶瓷電容(MLCC)，再進入IC的地，而其他IC周邊組件的地，即以MLCC電容為中心連接點，此接法一般稱為心臟接地，即以此電容為心臟中心，IC周邊下地點都接回至此電容，如此任何的地信號要進入IC的地之前，都可以先被此MLCC電容過濾成較干凈的信號。

在布線時，任何大面積的導體都需要特別留意，包括散熱片／外殼／輸入／輸出線材等，這些導體如同一天線，會放大任何在上面的信號，不但這些組件所接的位置非常重要，其經過的路徑也需注意；一般來說，散熱片與外殼不可空接，否則其很容易與周邊組件耦合電場效應而產生高頻干擾，一般會使其接一較干凈，在運作時不會有電位差的電位(GND)。

在此建議的布線方式并不是最好的方式，因不同的變壓器設計與布線不同，在EMI里的結果也會有差異，有時必需將干擾源抑制在二次側或初級側，有時則必需將干擾源由Y電容或其他組件導出以得到較佳的EMI，因此在此只提出一個布線的設計參考，使用者在對策EMI時仍需做不同的布線方式來得到最佳的EMI效果。

6 EMI濾波器設計概念

6.1 基本概念

在開關電源的設計里，為了對策傳導干擾大都會在輸入端前端加入EMI濾波器，因傳導測試是由AC端來做量測，因此濾波器愈靠近接收器效果愈好(讓所有的干擾都可經由濾波器做衰減)，而一般濾波器是經由電感與電容組合而成的二階低通濾波器。

如圖27所示，當干擾信號在經過接收器之前，由電感與電容組成的二階低通濾波器來衰減高頻信號，由圖28可知，愈大的濾波電感或電容，可以讓諧振頻率點往前移而衰減更多高頻信號。

圖27

圖28

6.2 耦合路徑

在濾波器設計上，需確認要衰減的路徑是差模還是共模，如圖29所示為常用的EMI濾波電路，藍色回路為差模濾波器，左邊為L1與X1，右邊則由L2與C1所組合而成的差模低通濾波器，紫色回路則為共模濾波器，分別由上端的L1與Y1，L1與Y2組合而成。

圖29

6.3 實際的濾波器考慮

理想的濾波器很容易理解，高頻干擾經過低通濾波后衰減其高頻信號。但在實際應用里，電感或電容愈大，有時并不一定有較好的EMI效果，甚至有時還會較差，這是為什么？

因真實的電感或電容，必需考慮到組件內部的等效電路，像是理想的電容，其阻抗會隨著頻率增加而減少，但在實際的電容器內部會有ESL與ESR，當頻率與阻抗曲線在超過自諧振頻率點(Fr)之后，其阻抗反而會因ESL的效應而導致頻率愈高，阻抗愈大。

下面就對濾波電感與電容個別來做介紹：

電容：圖30為一電容的等效電路，Ｌ為等效電感，Rs為等效串聯電阻，Rp為等效并聯電阻，Ｃ為其電容值

圖30

實際的電容器除了電容值外，仍必需考慮其等效電感與等效電阻的影響，其特性曲線如下圖所示，電容的XL是由其內部的ESL所造成，因電容是由二片金屬板繞制而成，因此容值愈大，其ESL也會愈大，也因此Fr也會在愈前面，當頻率過了Fr后，其阻抗會由電容性改為電感性。

由圖31的阻抗等效圖可以看出，電容器在低頻時，確實是由電容所主導，頻率增加而阻抗降低，但在過了Fr后，阻抗特性開始由電感(ESL)所主導，頻率增加后阻抗反而會上升，在此頻段的電容呈現一個電感的特性。

圖31

在此舉例一0.47uF的X電容如下圖32所示，左邊為其外型與等效內部電路，右邊則為等效內部阻抗與頻率曲線圖，量測得知其等效電感為0.45nH, 等效電阻為0.05ohm，我們可以看出其阻抗在1.09MHz之前是呈電容性下降，在1.09MHz時呈現急速下降至ESR的位置，并在1.09MHz后呈現電感性上升，轉折頻率點為

與圖中轉折點相同(此圖為示意圖，詳細曲線圖請確認電容器廠商規格書或用LCR設備量測)。

圖32

所有的電容其實都有此頻率特性曲線，像是圖33為一相同類型但不同容質所得出的阻抗與頻率曲線，由此圖形可知，不同的容質會因其容質與ESL不同而有不同的共振頻率點與與頻率曲線。

圖33

一樣MLCC的電容，也會因為其介電系數的不同而影響阻抗特性曲線，如圖34所示為Z5U與NPO(相同容值)所呈現出來的阻抗與頻率曲線。

另外，相同材質與容質，也會因不同的包裝影響其ESL而有不同的阻抗特性曲線，如圖35為相同容值與材質，但包裝不同(0402/0603/0805)所呈現出來的阻抗與頻率曲線。

圖34

圖35

由上面的阻抗與頻率特性曲線可得知，在對策不同頻段的電磁干擾時，必需考慮不同材質，不同包裝的電容在此頻段時的阻抗特性為何，并依此來選擇電容器才能達到預期的效果。

電感：圖36為電感的等效電路，Rs為等效電阻，Ｃ為等效電容，Ｌ則為其電感量。

圖36

與電容器相似，其頻率特性曲線如圖37所示，在轉折頻率點以下時是由電感所主導，但過了轉折頻率點之后，會由電感的等效電容主導，當頻率愈高時阻抗反而愈小。感量愈大的電感，因其必需繞制更多圈數來得到其所需的感量，因此更多的圈數會導至更大的寄生電容，轉折頻率點也會較為前面，而在高頻時的衰減能力也會較差，如圖38所示為三顆相同環形鐵心繞制不同圈數后得出的阻抗頻率特性曲線，L1最多圈因此在前頻段時上升最快，但也因寄生電容最大而最快被衰減。

另外，電感的等效電容與電感的繞法／圈數有很大的關系，一般是圈數愈多會有愈大的等效電容，但電感的繞制可以用繞法的不同，像是十字繞法，蝴蝶繞法…等方式，用相同的電感但不同的繞法來得到相同感量但減少其等效電容，藉此來得到較佳的EMI效果。

圖37

圖38

7 變壓器在傳導的設計概念

一般工程師對變壓器的觀念，就是用銅線在鐵粉心的鐵心上繞線，并根據不同的圈數與感量，可得到不同的工作周期，電流變化率與MOSFET/DIODE的電壓應力；但在EMI的領域里，變壓器的設計就沒有這么簡單，經驗豐富的工程師都知道良好的變壓器設計在EMI里占有舉足輕重的地位，下面就一一來介紹：

7.1 變壓器的基本概念

一般開關電源的變壓器皆是使用鐵粉心(Ferrite Core)制成其鐵心，再由線圈繞制在鐵心上而成，以圖39左邊所示為一線圈繞制在鐵心中間時，因電流在鐵心里所產生的磁通方向。

圖39

如圖40與41簡易的反激式線路圖與波形，此為一65W在230V輸入時的工作情形，量測變壓器初級與次級側(如圖所示探棒位置)，因開關電源是靠開關做快速開關來得到穩定的輸出，當MOSFET開關關斷時，初級開關的Drain pin會由低電壓提升至高電壓，同時次級二極管端也會同樣的由低壓至高壓，但初級側電壓的電位差會遠高于次級側電壓，由之前的觀念可知道，兩導體之間會有耦合電容，而此電容會因電位差而產生一電流，如圖42所示，當初級側導體的電壓高于次級側時，將會有一電流由初級側導體經由耦合電容流入次級側(如綠色箭頭)；同理，當開關導通時，初級與次級導體的電壓會由高電壓降低至低電壓，由于初級側的電位差比次級側較大，因此這時也會有一電流由次級側導體流入初級側(如紫色箭頭)。

圖40

圖41

圖42

在成型的變壓器鐵心內部會有多數銅線繞制而成，其結構圖如圖43所示，此為一三明治繞法的變壓器，紫色為變壓器鐵心，藍色為初級側銅線，棕色為二次側銅線，繞制順序為：最內層由MOSFET的Drain pin開始由下往上繞，接著再繞二次側，最后再接著初級的線圈由上往下繞下來，達成三明治繞法（將二次側夾在內層），但初級導體與次級導體之間因距離很靠近，所以在兩者之間會有耦合電容的產生，就如紅色電容所示。

由剛才的波形可得知，MOSFET的Drain pin與二極管的A端是電壓變動率最大的地方，而變壓器線圈的另一邊是靜點（因直接連接電容，電壓無法瞬間變化），所以內部線圈的電位差是由變化量最大的一端往另一端減小，就如圖44紫色所標示一樣，線圈愈靠近MOSFET的Drain pin或是二極管的A端有較大的電位差，而電位差的變動量隨著往另一端愈近而愈小。

圖43

圖44

因此在實際的變壓器繞制上，都會建議變壓器最內層是由電位差變化最大的點開始起繞，讓愈外層的銅線其電位差愈小，如此可讓最內層高壓變化的電場被其他相對電位較小的導體包覆在里面來減低其對外的輻射效應。另外，在做變壓器設計時，若一開始就可以考慮此因繞組電位差所導致的電場效應，將可大大地減少EMI除錯時間。

除了介于初級與次級側之間的層間電容之外，初級側本身與次級側本身之間也會存在著耦合電容如圖45紅色所示，而在變壓器線路里其等效的寄生電容如圖46所示，紅色為介于初級與次級之間，黃色則為初級本身與次級本身。此電容量會隨著圈數的增加而上升，而此電容量也會引起高頻電場干擾。

圖45

圖46

7.2 內銅

因介于變壓器初級側與次級側的耦合電容會引起嚴重的電場干擾，因此一般會在初級側與次級側之間做電場隔離來減少電場效應，一般使用的方式是在初級與次級之間加一層內銅箔或是銅線做電場隔離，如圖47所示為加了銅箔的變壓器，內銅箔介在初級與次級之間，由高電位差引起的耦合電流大部份會經過紅色的耦合電容至銅箔而形成另一個回路，大大地減少了耦合至另一側的耦合電容。

若將此銅箔下PIN回初級側(可以是地或是高壓)，相當于初級側產生的高電位差，經由電容效應到銅箔上，再經由銅箔回到初級側本身，形成一初級側的電流回路，幫助初級側電場電流回到初級側而做到電場隔離；如此只剩下少部份的如圖48黃色的耦合電容，大大地減少電容效應來達到減少電場干擾的作用。

圖47

圖48

7.3 Y電容

一般在變壓器的初級與次級側，我們都會在兩端的地之間放一顆Y電容，而此Y電容的作用也與上述的一二次側耦合電容相關；如圖49線路所示，紅色的Y電容介在初次級側之間，而初級側電壓變動所導致的電容效應，即耦合至次級側的電流，可以多了一個路徑，即經由此Y電容回到初級側，大大的減少共模路徑的干擾。（若沒有此Y電容，則大部份的耦合電流都會經由大地FG回至初級側）

也因為Y電容是給予初級次級側一路徑，因此連接的位置與大小也很重要，電容Xc的阻抗為1/2*π*f*c，代表頻率愈高時，其阻抗愈低，高頻信號愈可以由Y電容流入另一側，但決定的因素卻是因變壓器與布線不同而有不同差異，因對策有時需將干擾源留在內部較好，有時卻是將其流入外部較好，因此不同的案子都必需對Y電容做些調整。

圖49

7.4 漏磁

變壓器的漏感(漏磁通)不但會造成初級側開關Vds過高，也會對EMI產生很大的影響。

一般開關變壓器的鐵粉心里都沒有氣隙，因此實際使用時都會因飽和問題而將鐵心磨氣隙，而漏磁最大的地方就在氣隙周邊，在設計時要盡量選擇將氣隙放在變壓器內部中心處的鐵心，再用導體或銅箔做屏敝來減低其漏磁的影響，而氣隙中間的漏磁通如圖50虛線所示。

除了氣隙外，雖大部份的磁通會經由導磁路徑（即變壓器鐵心）形成一回路，但仍會有些許漏磁會在變壓器外部形成漏磁通，此漏磁通如圖50藍色箭頭所示，漏磁產生的磁場干擾很容易會影響周圍的導體或組件。而減少干擾的方法，一是對變壓器進行磁場屏蔽，另一是盡量拉開與變壓器漏磁通之間的距離，或盡量減少在其周邊的電流導體面積。

圖50

7.5 外銅箔

所謂的外銅箔是在變壓器鐵心外圍包覆一銅箔，包覆方式可延著鐵心包覆或是延著線包包覆，也可以同時包覆鐵心與線包（十字包法），簡易如圖51所示，左邊為鐵心包覆，中間為線包包覆，右邊則為十字包法，而銅箔兩端接觸后需相連并下地，如此不但可作電場屏蔽也可作磁場屏蔽。

非導磁材料一般是無法對磁通有屏蔽作用的，但銅箔是良導體，漏磁通穿過銅箔時會產生渦流，而渦流產生的磁場正好可抵消變壓器的漏磁通，如此來抑制漏磁所造成的磁場干擾。而銅箔的良導體特性也會抑制電場耦合效應，就如內銅箔的作用一樣。

圖51

8 對策EMI——傳導的方法

在做傳導測試時，可先依下面做些確認。

8.1 確認測試方式

首先必需確認測試方式是否正確，不正確的測試方式會浪費很多時間，確認的地方包括測試法規為何／測試電壓為何(不同國家有不同電壓輸入)／待測物是系統或是仿真負載／系統的工作模式(是否過載或動態負載)／系統的周邊(monitor，USB或硬盤)是否會造成干擾源／輸出或電源線是否需下地／外接設備的地線是否與主電源的地線有分開／是否先空掃一次確認接收器的誤差…等等；建議在開始對策之前，先確認以上的測試環境是否正確，再開始做對策；筆者就有過對策一個下午后，才發現其中一項設定錯誤，白白浪費一個下午時間的經驗。

8.2 確認導體的天線效應

任何的導體在測試EMI時都會有天線效應，因此建議使用客戶量產所用的線材，包括輸入線材與輸出線材(不同的線材會有些許的差異)，而散熱片一般會下地(或一參考電位)，外面有鋁殼或金屬導體時也要下地，避免導體因電場或磁場效應而產生干擾，成品的組件組裝上也需注意是否有遠離干擾源，任何導體經過磁性組件周邊時也要注意磁性組件漏磁通所帶來的干擾。

8.3 在150KHz~10MHz的頻段一般是由操作頻率的倍頻差模信號加上共模信號所組成，一般對策方式為修改EMI低通濾波器／變壓器耦合路徑／Y電容大小／布線方式等來做對策，可依文章前面所述方法做確認。

9 結語

電磁干擾(EMI)的防制在電源設計里是門很重要的學問，此篇文章將EMI傳導的法規，量測法做介紹，并解釋傳導的一些基本概念，包括電場干擾與磁場干擾等，并分析布線，EMI濾波器與變壓器設計對EMI的干擾等。

所有的EMI問題，其實皆因高速的電壓變動所產生的電場干擾，或是高速的電流變動所產生的磁場干擾，并搭配組件或布線的高頻路徑(包括寄生電感與電容)所產生，因此只要知道開關電源的電場與磁場來源，并知道各組件內部的等效電路與布線路徑，就可以知道用怎樣的方式可得到較佳的EMI結果。
責任編輯；zl