隨著電子系統(tǒng)的復(fù)雜度越來越高，EMC問題也越來越多。為了使自己的產(chǎn)品能達(dá)到相關(guān)國際標(biāo)準(zhǔn)，設(shè)計人員不得不往返于辦公室和EMC實驗室，反復(fù)地測試、修改設(shè)計、再測試。這樣既浪費了人力，物力，也拖延了產(chǎn)品的上市時間，給企業(yè)帶來不可估量的損失。于是，如何在產(chǎn)品設(shè)計的階段就及時發(fā)現(xiàn)EMI問題變得重要。PCB布局、布線以及電源層的處理對整個電路板的EMI問題有著非常重要的影響。本文將通過實例分析討論如何利用EMIStream來解決板級EMI問題。

　　隨著電子系統(tǒng)的復(fù)雜度越來越高，EMI問題也越來越多。為了使自己的產(chǎn)品能達(dá)到相關(guān)國際標(biāo)準(zhǔn)，設(shè)計人員不得不往返于辦公室和EMC實驗室，反復(fù)地測試、修改設(shè)計、再測試。這樣既浪費了人力，物力，也拖延了產(chǎn)品的上市時間，給企業(yè)帶來不可估量的損失。于是，如何在產(chǎn)品設(shè)計的階段就及時發(fā)現(xiàn)EMI問題變得重要。PCB布局、布線以及電源層的處理對整個電路板的EMI問題有著非常重要的影響。本文將通過實例分析討論如何利用EMIStream來解決板級EMI問題。

　　電磁干擾（EMI）分為傳導(dǎo)干擾和輻射干擾兩種。傳導(dǎo)干擾主要是電子設(shè)備產(chǎn)生的干擾信號，通過導(dǎo)電介質(zhì)或公共電源線互相干擾。輻射干擾是指電子設(shè)備產(chǎn)生的干擾信號，通過空間耦合傳給另一個電路網(wǎng)絡(luò)或電子設(shè)備，

　　在PCB電路板中，電磁能的存在有兩種形式，即差模EMI和共模EMI。當(dāng)器件輸出的電流流入一個負(fù)載時，就會產(chǎn)生差模EMI。當(dāng)電流流經(jīng)多個導(dǎo)電平面，如PCB上的導(dǎo)線組或電纜，就會產(chǎn)生共模EMI。圖1給出了差模EMI和共模EMI的示意圖。

　　差模EMI的計算采用如下公式：

　　其中，Ip表示電流強度，f表示共模電流的頻率，Ls表示環(huán)路面積，d表示測量天線到電纜的距離。

　　共差摸輻射的計算采用如下公式：

　　其中，I表示電流強度，f表示共模電流的頻率，L表示電纜線長度，d表示測量天線到電纜的距離。

　　解決EMI的主要方法是減少電路板上由各種原因產(chǎn)生的輻射能量，而控制EMI的關(guān)鍵，是降低電源地平面諧振和電路回流的路徑阻抗，并正確放置旁路和去耦電容。

　　本文使用EMIStream工具對板極EMI問題進(jìn)行分析。EMIStream工具的兩大主要功能是支持PCB板全部網(wǎng)絡(luò)的EMI分析以及電源諧振分析。EMIStream是由日本NEC公司基于多年EMI設(shè)計經(jīng)驗開發(fā)的應(yīng)用軟件，可以用于Cadence、MentorGraphics、Zuken和Altium等公司的設(shè)計工具中的各種PCB設(shè)計流程，在PCB制造之前解決EMI問題。EMIStream軟件內(nèi)建13條經(jīng)典EMI檢查規(guī)則，均經(jīng)過日本NEC內(nèi)部產(chǎn)品實際設(shè)計結(jié)果驗證，每個檢查規(guī)則的設(shè)置值是經(jīng)過實際驗證的最佳理論值。

　　1．EMIStream分析流程

　　圖2是使用EMIStream對電路板進(jìn)行分析的設(shè)計流程。EMIStream嵌入在PCB設(shè)計的全過程，在設(shè)計階段解決EMI問題有利于減少反復(fù)設(shè)計的次數(shù)。

　　圖2：使用EMIStream對電路板進(jìn)行分析的設(shè)計流程。

　　2．布局的EMI檢查

　　A）當(dāng)完成布局后，把Allegro數(shù)據(jù)直接導(dǎo)入EMIStream工具。EMIStream和Mentor、Zuken、Altium等其他公司的主流PCB設(shè)計工具也都有接口，保證數(shù)據(jù)的完全導(dǎo)入。

　　B）設(shè)定層疊信息，根據(jù)PCB板的層疊信息，填寫入EMI。

　　C）根據(jù)電路的設(shè)計數(shù)據(jù)，正確填寫電路中相關(guān)NET的頻率、串?dāng)_組、差分對、電源地信號的設(shè)置。

　　D）設(shè)置規(guī)則的參數(shù)，我們選擇采用默認(rèn)參數(shù)，同時選擇長度檢查和最大輻射值檢查項目對該板實施檢查。

　　檢查結(jié)果以對話框的形式顯示出來，用戶點擊錯誤提示，查看有問題的NET，然后采用下面兩個方法來消除EMI問題：（1）調(diào)整零件的布局位置，減少NET總的長度；（2）調(diào)整網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)，減少共模輻射的強度。

　　3：布局布線中和完成以后的EMI檢查：

　　A：當(dāng)布局布線完成后，實施整板網(wǎng)絡(luò)檢查，通過NETParameter選擇需要檢測的所有關(guān)鍵信號，比如時鐘、數(shù)據(jù)、地址線、差分對等，同時可以任意選擇13條規(guī)則作為EMI檢查的基準(zhǔn)。

　　B：13規(guī)則包括傳導(dǎo)輻射分析用的2個規(guī)則、電流回路分析用的3個規(guī)則、電源和地層分析的2個規(guī)則、信號完整性分析的4個規(guī)則、元件布局分析的2個規(guī)則。

　　C：檢查結(jié)果以對話框的方式顯示出來，按照網(wǎng)絡(luò)的EMI問題的嚴(yán)重程度從上到下逐一列出。打開每一條出錯網(wǎng)絡(luò)，將列出全部EMI出錯信息（錯誤列表），有的出錯信息還會顯示修改提示，最后列出該網(wǎng)絡(luò)的最大輻射值以及差模輻射共模輻射值；同時，該網(wǎng)絡(luò)在PCB版圖上將高亮度顯示，所有錯誤用紅圈在網(wǎng)絡(luò)上標(biāo)出（圖3）。

　　圖3：檢查結(jié)果以對話框的方式顯示出來，出錯網(wǎng)絡(luò)在PCB版圖上將高亮度顯示，所有錯誤用紅圈在網(wǎng)絡(luò)上標(biāo)出。

　　例如，第一個錯誤提示該網(wǎng)絡(luò)沒有完整的電流回路，點擊該錯誤，畫面放大顯示并用紅圈標(biāo)示錯誤的位置。同時，還會彈出對話框，顯示錯誤的原因，并給出幾個修改建議。這些建議包括：（1）修改導(dǎo)線的路徑避免跨不同NET的銅箔，導(dǎo)致參考平面不完整，阻抗失配。（2）修改銅箔的外形，使導(dǎo)線擁有完整的參考平面。第二個錯誤是該網(wǎng)絡(luò)的最大輻射dB值，分為差模和共模輻射值。

　　D：然后，顯示發(fā)現(xiàn)的銅箔錯誤，比如GND銅箔邊緣缺少過孔、過孔間距過大等。

　　E：串?dāng)_檢查幫助檢查同一層并行走的部分或相鄰層交叉的布線是否有串?dāng)_。建議修改并行太長的走線。

　　4．電源地平面諧振分析

　　在完成了對網(wǎng)絡(luò)的檢查并做了相應(yīng)的修改，接下來針對電源地平面進(jìn)行諧振分析。EMIStream通過模擬板的形狀和電源、地平面之間形成的電容進(jìn)行建模，并運用SPICE電路仿真進(jìn)行解析。用紅色表示大的電壓波動，藍(lán)色表示小的電壓波動。

　　首先對3V3的電源層面進(jìn)行分析，鼠標(biāo)點擊選擇3V3電源平面，填寫和3V3電源平面最近的GND平面的間距，介質(zhì)常數(shù)信息。修改Option選項中的計算網(wǎng)格大小為3毫米，設(shè)置掃描頻率從30MHz到2GHz，步長為10MHz。點擊RUN開始分析，結(jié)果如圖4所示。

　　圖4：電源地平面諧振分析顯示結(jié)果。

　　諧振分析結(jié)果有兩種圖形顯示：一種是PCB版圖上的波動電壓分布圖，紅色的區(qū)域為電壓波動相對較大的地方，藍(lán)色為電壓波動相對較小的地方；另一種是在設(shè)定的頻率范圍內(nèi)的全部諧振頻率點，其峰值波動電壓是否超標(biāo)可以從選定的電磁標(biāo)準(zhǔn)曲線上看出。從圖5左圖中可看出，電源/地平面在1.5GHz附近有很多諧振點。

　　對于電源/地平面諧振問題，可以通過在電壓波動相對較大的地方增加退耦電容來減少諧振。EMIStream系統(tǒng)自帶了常用電容的RLC模型，如果需要特別的RLC電容模型，用戶可以自由添加。我們在幾個紅色地方添加C104的電容。需要注意一點的是，采用電容串聯(lián)電阻的效果可能更好一些。再使用相同的設(shè)置，重新進(jìn)行分析，結(jié)果見圖5右圖。此時的分析結(jié)果得到明顯改善，剛才紅色的區(qū)域都變成藍(lán)綠色，從2G以下的最大諧振值都降到-5dB以下，滿足了系統(tǒng)的設(shè)計要求。

　　本文小結(jié)

　　PCB設(shè)計的EMI問題是一個非常復(fù)雜的問題，需要用各種方法來綜合處理，通過該案例分析，可以發(fā)現(xiàn)：（1）聯(lián)合使用EMIStream工具和PCB設(shè)計工具，可以大大提高設(shè)計效率；（2）可在PCB設(shè)計階段發(fā)現(xiàn)并解決EMI問題，減少反復(fù)修改的次數(shù)，節(jié)約成本；（3）與通常的SI分析工具相比，不需要IBIS模型，不是對一個網(wǎng)絡(luò)而是對全部網(wǎng)絡(luò)進(jìn)行分析，很快（一分鐘）可出結(jié)果；（4）可以立竿見影的幫助PCB工程師，幫助改進(jìn)布局布線策略，減小電路板的EMI干擾的發(fā)射；（5）有效地提高設(shè)計質(zhì)量，縮短設(shè)計周期，加快產(chǎn)品上市時間。