在實際的研究中 ，我們歸納起來 ，主要有四方面的干擾存在，主要有電源噪聲、傳輸線干擾、耦合、電磁干擾（EMI）四個方面。通過分析高頻PCB的各種干擾問題，結合工作中實踐，提出了有效的解決方案。

一、電源噪聲

高頻電路中，電源所帶有的噪聲對高頻信號影響尤為明顯。因此，首先要求電源是低噪聲的。在這里，干凈的地和干凈的電源同樣重要，為什么呢？電源特性如圖1所示。很明顯，電源是具有一定阻抗的，并且阻抗是分布在整個電源上的，因此，噪聲也會疊加在電源上。那么我們就應該盡可能地減小電源的阻抗，所以最好要有專有的電源層和接地層。在高頻電路設計中，電源以層的形式設計，在大多數情況下都比以總線的形式設計要好得多，這樣回路總可以沿著阻抗最小的路徑走。此外電源板還得為PCB上所有產生和接受的信號提供一個信號回路，這樣可以最小化信號回路，從而減小噪聲，這點常常為低頻電路設計人員所忽視。

PCB設計中消除電源噪聲的方法有如下幾種。

1、注意板上通孔：通孔使得電源層上需要刻蝕開口以留出空間給通孔通過。而如果電源層開口過大，勢必影響信號回路，信號被迫繞開，回路面積增大，噪聲加大。同時如果一些信號線都集中在開口附近，共用這一段回路，公共阻抗將引發串擾。

2、連接線需要足夠多的地線：每一信號需要有自己的專有的信號回路，而且信號和回路的環路面積盡可能小，也就是說信號與回路要并行。

3、模擬與數字電源的電源要分開：高頻器件一般對數字噪音非常敏感，所以兩者要分開，在電源的入口處接在一起，若信號要跨越模擬和數字兩部分的話，可以在信號跨越處放置一條回路以減小環路面積。

4、避免分開的電源在不同層間重疊：否則電路噪聲很容易通過寄生電容耦合過去。

5、隔離敏感元件：如PLL。

6、放置電源線：為減小信號回路，通過放置電源線在信號線邊上來實現減小噪聲。

二、傳輸線

在PCB中只可能出現兩種傳輸線：帶狀線和微波線，傳輸線最大的問題就是反射，反射會引發出很多問題，例如負載信號將是原信號與回波信號的疊加，增加信號分析的難度；反射會引起回波損耗（回損），其對信號產生的影響與加性噪聲干擾產生的影響同樣嚴重：

1、信號反射回信號源會增加系統噪聲，使接收機更加難以將噪聲和信號區分開來；

2、任何反射信號基本上都會使信號質量降低，都會使輸入信號形狀上發生變化。大原則上來說，解決的辦法主要是阻抗匹配（例如互連阻抗應與系統的阻抗非常匹配）但有時候阻抗的計算比較麻煩，可以參考一些傳輸線阻抗的計算軟件。

PCB設計中消除傳輸線干擾的方法如下：

（a）、避免傳輸線的阻抗不連續性。阻抗不連續的點就是傳輸線突變的點，如直拐角、過孔等，應盡量避免。方法有：避免走線的直拐角，盡可能走45°角或者弧線，大彎角也可以；盡可能少用過孔，因為每個過孔都是阻抗不連續點，外層信號避免通過內層，反之亦然。

（b）、不要用樁線。因為任何樁線都是噪聲源。如果樁線短，可在傳輸線的末端端接就可以了；如果樁線長，會以主傳輸線為源，產生很大的反射，使問題復雜化，建議不要使用。

三、耦合

1、公共阻抗耦合：是一種常見的耦合通道即干擾源和被干擾設備往往共用某些導體（例如回路電源、總線、公共接地等）。

2、場共模耦合將引起輻射源在由被干擾電路形成的環路和公共參考面上引起共模電壓。如果磁場占主要地位，在串聯地回路中產生的共模電壓的值是Vcm=-（△B/△t）*面積（式中的△B=磁感應強度的變化量）如果是電磁場，已知它的電場值時，其感應電壓：Vcm=（L*h*F*E）/48，公式適用于L（m）=150MHz以下，超過這個限制，最大感應電壓的計算可簡化為：Vcm=2*h*E。

3、差模場耦合：指直接的輻射被導線對或電路板上的引線及其回路所感應接收。如果盡量靠近兩根導線。這種耦合會大大減小，所以可以將兩根導線絞在一起來減小干擾。

4、線間耦合（串擾）可以使任何線等于并聯電路間發生不希望有的耦合，嚴重的將大大損害系統的性能。其種類可分為容性串擾和感性串擾。前者是因為線間的寄生電容使得噪聲源上的噪聲通過電流的注入耦合到噪聲接收線上；后者可以被想象成信號在一個不希望有的寄生變壓器初次級間的耦合。感性串擾的大小取決于兩個環路的靠近程度和環路面積的大小，及所影響的負載的阻抗。

5、電源線耦合：是指交流或直流電源線受到電磁干擾后，電源線又將這些干擾傳輸到其他設備上。

PCB設計中消除串擾的方法有如下幾種：

1、兩種串擾的大小均隨負載阻抗的增大而增大，所以應對由串擾引起的干擾敏感的信號線進行適當的端接。

2、盡可能地增大信號線間的距離，可以有效地減少容性串擾。進行接地層管理，在布線之間進行間隔（例如對有源信號線和地線進行隔離，尤其在狀態發生跳變的信號線和地之間更要進行間隔）和降低引線電感。

3、在相鄰的信號線間插入一根地線也可以有效減小容性串擾，這根地線需要每1/4波長就接入地層。

4、對于感性串擾，應盡量減小環路面積，如果允許的話，消除這個環路。

5、避免信號共用環路。

6、關注信號完整性：設計者要在焊接過程中實現端接來解決信號完整性。采用這種辦法的設計者可專注屏蔽用銅箔的微帶長度，以便獲得信號完整性的良好性能。對于在通信結構中采用密集連接器的系統，設計者可用一塊PCB作端接。