隨著電子組件功能提升，各種電子產(chǎn)品不斷朝向高速化方向發(fā)展，然而高性能化、多功能化、可攜帶化的結(jié)果，各式各樣的EMC（Electro Magnetic Compatibility）問(wèn)題，卻成為設(shè)計(jì)者揮之不去的夢(mèng)魘。

目前EMI（Electro Magnetic Interference）噪訊對(duì)策，大多仰賴設(shè)計(jì)者長(zhǎng)年累積的經(jīng)驗(yàn)，或是利用仿真分析軟件針對(duì)框體結(jié)構(gòu)、電子組件，配合國(guó)內(nèi)外要求條件與規(guī)范進(jìn)行分析，換句話說(shuō)電子產(chǎn)品到了最后評(píng)鑒測(cè)試階段，才發(fā)現(xiàn)、對(duì)策EMI問(wèn)題，事后反復(fù)的檢討、再試作與對(duì)策組件的追加，經(jīng)常變成設(shè)計(jì)開(kāi)發(fā)時(shí)程漫無(wú)節(jié)制延長(zhǎng)，測(cè)試費(fèi)用膨脹的主要原因。

EMI主要發(fā)生源之一亦即印刷電路板（Printed Circuit Board，以下簡(jiǎn)稱為PCB）的設(shè)計(jì)，自古以來(lái)一直受到設(shè)計(jì)者高度重視，尤其是PCB Layout階段，若能夠?qū)MI問(wèn)題列入考慮，通常都可以有效事先抑制噪訊的發(fā)生，有鑒于此本文要探討如何在PCB的Layout階段，充分應(yīng)用改善技巧抑制EMI噪訊的強(qiáng)度。

測(cè)試條件

如圖1所示測(cè)試場(chǎng)地為室內(nèi)3m半電波暗室，預(yù)定測(cè)試頻率范圍為30MHz~1000MHz的電界強(qiáng)度，依此讀取峰值點(diǎn)（Peak Point）當(dāng)作測(cè)試數(shù)據(jù)（圖2）。

圖3是被測(cè)基板A的外觀，該基板為影像處理系統(tǒng)用電路主機(jī)板，動(dòng)作頻率為27MHz與54MHz，電路基板內(nèi)建CPU、Sub CPU、FRASH，以及SDRAM×5、影像數(shù)據(jù)/數(shù)字轉(zhuǎn)換處理單元、影像輸出入單元，此外被測(cè)基板符合「VCCI規(guī)范等級(jí)B」的要求，測(cè)試上使用相同的電源基板（Board）與變壓器（Adapter）。

首先針對(duì)被測(cè)基板A進(jìn)行下列電路設(shè)計(jì)變更作業(yè)：

?CPU的頻率線（Clock Line）追加設(shè)置EMI噪訊對(duì)策用濾波器（Filter），與頻率產(chǎn)生器（Clock Generator）（ 圖4）。

?影像輸出入單元追加設(shè)置Common mode Choke Coil（DLWxxx系列）（圖5）

?各IC電源輸入線的Bypass Condenser與電源之間，追加設(shè)置Ferrite Beads（圖6）。

?追加設(shè)置Bypass Condenser，使各IC的所有電源腳架，全部從基板電源層（Plane）通過(guò)Bypass Condenser提供電源（圖7）。

各種EMI噪訊對(duì)策

a.EMI噪訊對(duì)策用電容

接著進(jìn)行EMI測(cè)試獲得圖8的測(cè)試結(jié)果，根據(jù)測(cè)試結(jié)果再進(jìn)行噪訊抑制設(shè)計(jì)作業(yè)，在此同時(shí)將設(shè)計(jì)變更的被測(cè)基板A的設(shè)計(jì)數(shù)據(jù)讀入EMI噪訊抑制支持工具，并針對(duì)支持工具指出的主要部位，例如頻率線、Bus導(dǎo)線Via周圍，分散設(shè)置EMI噪訊對(duì)策用電容（圖9），主要原因是信號(hào)導(dǎo)線的return路徑如果太長(zhǎng)或是非連續(xù)狀態(tài)時(shí)，EMI噪訊有增大之虞，為了縮短Return路徑，因此設(shè)置連接電源與接地的電容。

圖10～圖13是改變上述電容容量時(shí)的EMI噪訊測(cè)試結(jié)果，根據(jù)測(cè)試結(jié)果顯示，依照?qǐng)D14的頻率范圍設(shè)置的大容量EMI噪訊對(duì)策用電容DuF，可以抑制低頻噪訊Level。雖然設(shè)置電容增加PCB的容量負(fù)載，不過(guò)為了要抑制噪訊，設(shè)置在各部位的電容頻率特性，卻可以發(fā)揮預(yù)期的EMI噪訊抑制效果。

實(shí)際應(yīng)用時(shí)只要在頻率導(dǎo)線、Bus導(dǎo)線等高頻導(dǎo)線 圖案（Pattern）附近、形成CPU、Return路徑的內(nèi)層面（Plane）的分?jǐn)喔浇⑿纬稍胗嵆鋈肟诘幕鍌?cè)面附近分散設(shè)置EMI噪訊對(duì)策用電容，就可以消除該部位周邊的噪訊。

對(duì)各式各樣基板外形、組件封裝、導(dǎo)線的PCB而言，只要以一定間隔設(shè)置EMI噪訊對(duì)策用電容，同樣可以獲得分散性的噪訊抑制效果。

b.改變基板的層結(jié)構(gòu)

接著針對(duì)被測(cè)基板A進(jìn)行層結(jié)構(gòu)改善，制作圖15所示6層Built up被測(cè)基板B，它是利用「Pad on Via」與「雷射Via」加工技術(shù)，將上述被測(cè)基板A的外層信號(hào)線導(dǎo)線變成內(nèi)層，使Return電流可能流入接地Plane，外層當(dāng)作接地Plane包覆所有信號(hào)層。

改變被測(cè)基板結(jié)構(gòu)主要理由是一般4層基板的Return路徑，通常都設(shè)有可以通行電源Plane或是最短距離接地，因此在貫穿部位經(jīng)常造成Return路徑迂回問(wèn)題，如果信號(hào)導(dǎo)線包覆接地Plan e，如此一來(lái)大部份的Return路徑會(huì)流入接地 Plane，進(jìn)而解決Return路徑迂回的困擾，被測(cè)基板B就是根據(jù)上述構(gòu)想制成 ，因此Return路徑在PCB整體減少30%，同時(shí)縮減信號(hào)圖案與Return路徑構(gòu)成的電流Loop距離，進(jìn)而達(dá)成EMI噪訊抑制的目的。圖16是被測(cè)基板B的各層結(jié)構(gòu)圖。

圖16是被測(cè)基板B的EMI噪訊測(cè)試結(jié)果，根據(jù)測(cè)試結(jié)果顯示包含利用外層接地Plane的遮蔽（Field）結(jié)構(gòu)，與回避Return路徑迂回的設(shè)計(jì)確實(shí)具有抑制EMI噪訊的效果，不過(guò)實(shí)際上各式各樣的電路基板要作如此的層結(jié)構(gòu)變更，勢(shì)必面臨制作成本暴增的困擾，尤其是所有信號(hào)導(dǎo)線都將Return路徑列入設(shè)計(jì)考慮的話，幾乎無(wú)法作業(yè)，因此Layout階段盡量避免高頻信號(hào)導(dǎo)線透過(guò)Via作布線，同時(shí)必需在該信號(hào)導(dǎo)線鄰近的層設(shè)置接地Plane，藉此防止Return路徑迂回或是分?jǐn)啵拥豍lane之間以復(fù)數(shù)Via連接，Return路徑利用復(fù)數(shù)Via作理想性的歸返。

c.設(shè)置多點(diǎn)Grand接地

Return電流流動(dòng)時(shí)PCB內(nèi)的接地Plane會(huì)產(chǎn)生電位差，該電位差往往是EMI噪訊的發(fā)生原因之一，而且可能會(huì)通過(guò)PCB形成所謂的二次噪訊，因此將接地Plane與金屬板作多點(diǎn)連接（圖18、圖19），使PCB的側(cè)面與中心位置得電位差均勻化，同時(shí)降低接地Plane本身的阻抗（Impedance）并抑制電壓下降。

圖20是多點(diǎn)接地后的EMI測(cè)試結(jié)果，由圖可知低頻領(lǐng)域EMI噪訊強(qiáng)度略為上升，不過(guò)200MHz以上時(shí)EMI噪訊受到抑制，這意味著多點(diǎn)接地的有效性獲得證實(shí)。

d.鋪設(shè)Shield

圖21是在基板側(cè)面鋪設(shè)Shield的實(shí)際外觀，具體方法是在基板側(cè)面粘貼導(dǎo)電膠帶，試圖藉此抑制基板內(nèi)層信號(hào)線、Via與電源Plane的噪訊，接著再與外層接地Plane連接，測(cè)試基板側(cè)面的EMI噪訊遮蔽效果，圖22是基板側(cè)面鋪設(shè)Shield的EMI測(cè)試結(jié)果，根據(jù)測(cè)試結(jié)果顯示200MHz以下時(shí)EMI噪訊強(qiáng)度有下降趨勢(shì)，甚至符合規(guī)范的Level，證實(shí)基板側(cè)面鋪設(shè)Shield確實(shí)可以抑制EMI噪訊。

實(shí)際制作PCB時(shí)在基板側(cè)面鋪設(shè)Shield，同樣會(huì)面臨成本上升的質(zhì)疑，類似圖23在基板側(cè)面附近設(shè)置接地Plane與連續(xù)性貫穿Via的新結(jié)構(gòu)，除了可是解決成本問(wèn)題之外，還可以有效抑制基板側(cè)面的EMI噪訊強(qiáng)度；圖24是結(jié)合以上各種EMI噪訊對(duì)策的PCB測(cè)試結(jié)果。

綜合以上介紹的EMI噪訊對(duì)策，分別如下所示：

?設(shè)置EMI噪訊對(duì)策用電容

?回避Return路徑迂回的基板層結(jié)構(gòu)設(shè)計(jì)

?設(shè)置多點(diǎn)Grand接地

?基板側(cè)面包覆Shield

實(shí)際上PCB得EMI噪訊對(duì)策會(huì)隨著組件封裝、導(dǎo)線、基板外形、層結(jié)構(gòu)，與筐體限制出現(xiàn)極大差異，因此本文主要是探討如何在PCB Layout階段，充分應(yīng)用EMI噪訊對(duì)策手法，根據(jù)一連串的對(duì)策中找出最符合制作成本，同時(shí)又可以滿足規(guī)范要求的方法。