隨著計算機與微電子技術的發展，電子設計自動化EDA領域已成為電子技術發展的主體，數字系統的設計正朝著速度快、容量大、體積小、重量輕的方向發展。推動該潮流發展的引擎，就是日趨進步和完善的CPLD(Complex Programmable Logic Device，復雜可編程邏輯器件)設計技術。而電子設計自動化，是將計算機軟件、硬件、微電子技術交叉運用的現代電子設計學科，其中EDA設計語言中的VHDL語言是一種快速的電路設計工具，功能涵蓋了電路描述、電路合成、電路仿真等三大電路設計工作。該數字電壓表的電路設計，正是用VHDL語言完成的。此次設計主要應用美國Altera公司自行設計的一種CAE軟件工具，即Max+PlusⅡ軟件。

　　1 數字電壓表的構成及工作原理

　　數字電壓表是諸多數字化儀表的核心與基礎。以數字電壓表為核心擴展成的各種數字化儀表，幾乎覆蓋了電子電工測量、工業測量、自動化系統等各個領域。

　　1.1 數字電壓表

　　數字電子系統通常由ASIC芯片和外圍硬件設備組成，具有靈活性不強等缺陷。如圖1所示的數字電壓表，A/D轉換器在控制ASIC所提供的時序信號作用下，對輸入模擬信號進行轉換，控制核心再對轉換結果進行運算和處理，最后驅動輸出裝置顯示數字電壓信號。由于系統功能由ASID硬件結構決定，其功能難以更新和擴展。如果用EDA方法設計，即以可編程邏輯器件CPLD代替ASIC芯片，用硬件描述語言決定系統功能，就可在硬件不變的情況下修改程序以更新和擴展功能，使其靈活性顯著提高。基于此考慮，用EDA方法設計了一個簡易數字電壓表控制電路，旨在研究提高數字電子系統靈活性的設計方法。

　　1.2 數字電壓表的工作原理

　　數字電壓表的改進結構如圖2所示，它的硬件包括三個部分，其中轉換器ADC0804的作用是將模擬電壓信號轉換成數字電壓值，并送到CPLD以待運算和處理;七段數碼顯示器的作用是接收CPLD轉換后的BCD數據并顯示;CPLD兼有處理和協調作用，包括控制A/D轉換動作、接收A/D轉換結果及編碼、驅動顯示等作用。因此，CPLD可分為三個功能模塊，即控制模塊、計算模塊和顯示驅動模塊。

　　2 CPLD設計

　　由以上分析，數字電壓表的CPLD設計，適合于頂層電路與三個底層模塊相結合的設計方法，其中顯示驅動模塊有標準的七段顯示VHDL子程序可供調用。下面僅論述其余兩模塊的設計。

　　2.1 控制模塊的設計

　　該模塊的任務是，控制ADC0804的工作時序，可分為S0～S3四個連續的步驟或狀態。任務分別是：使ADC0804準備轉換(狀態S0)、轉換(狀態S1)、CPLD準備讀取轉換結果(狀態S2)、讀取轉換結果(狀態S3)。各狀態由CPLD輸出腳CS、WR、RD的不同電平組合確定，主要的VHDL語句為：