電子發燒友網訊【編譯/Triquinne】：通過使用Mentor Graphics公司的設計和測試工具，Kalray公司完成256核處理器28nm SoC設計。

　　近日，Mentor Graphics公司宣布Kalray公司已經完成了其多功能處理器陣列集成電路的設計。該集成電路具有1.6億個門和30億晶體管。該設計是在Mentor Graphics公司的功能驗證、物理設計、物理驗證和可測試性設計流和Questa、奧林巴斯soc、Calibre和Tessent產品套件的基礎上完成的。

　　Kalray公司的CEO Joel Monnier說到，“在引領過程節點中承擔這樣一個項目，整個過程的每一步都需要最佳工具。我們的設計方法是基于多級分層的方法，而這樣做的目的是為了優化性能、利用模塊化和重復性設計并克服實現復雜度。Mentor Graphics公司的無縫工作工作平臺是一個明確的生產力增強劑，但這種規模對每一個需要有特性、速度、準確性和容量的工具而言也同樣重要的。Mentor公司也是其他合作伙伴最信任的EDA公司，畢竟其產品質量與服務以及設計的及時性都是一流的，當然這也包括大批量生產制造。”

　　Kalray公司 MPPA-256多核處理器是一個256核的SoC，具備47MB的內存芯片。它使用28nm制程工藝技術實現，包括16個處理器的16個叢集排列，并通過高速低延遲網絡芯片彼此通訊，就像是數據中心的大型集群計算機一樣。多個 MPPA 晶片可透過 Interlaken 介面在PCB板級實現互連，以提高處理器陣列的尺寸與性能。MPPA多核處理器的目標市場是嵌入式計算機市場領域，如圖像和信號處理、科學計算、數據安全、工業、航空和運輸等。

　　Kalray公司采用基于OVM的功能驗證方法，使用Mentor公司的Questa產品（該產品能提供支持Questa驗證IP庫中的AXI協議）。對物理設計（布局）而言，Kalray公司使用奧林巴斯SoC 布局布線系統。因為該系統具有多線程布線和時序分析、具有基于多電壓流的多角多核模式、內部具有內置Calibre signoff。Calibre平臺包括Calibre 納米LVS和DFM平臺。該平臺因其大容量和高可靠性而受到廣泛應用。Kalray公司能夠在具有160個CPU的多線程模式上運行DRC，以達到減少周轉時間的目的。Kalray公司選擇Tessent silicon測試平臺用于存儲器內置自測的實現以及高壓自動測試模式的生成。

　　kalray公司的設計運行在多達160個處理器的多線程模式下，能夠減少周轉時間。kalray選擇tessent硅試驗存儲器內建自測試的軟件平臺和高壓自動測試模式生成，兩者都能做到固定和高速過渡故障測試。

　　Mentor Graphics公司市場和渠道總經理Pravin Madhani說，“ 雖然在先進的技術節點上設計尺寸復雜度不斷增加，但上市時間卻保持不變甚至更短。Mentor 公司的設計實現、測試和驗證平臺確保了設計時間的可伸縮性、可靠性和可預測，也使得復雜SoC上市時間有了很大的改變。”

　　關于Kalray公司

　　Kalray公司是專為嵌入式應用開發 MPPA 多核心處理器的無晶圓廠IC設計公司。Kalray公司成立于2008年，是由法國投資基金、地方基金、私人投資者和法國公共部門機構OSEO共同資助；該公司CEO Joel Monnier曾任意法半導體（STMicroelectronics）研究副總裁。Kalray在2008年7月成立時已募得超過2，000萬美元的創投資金。該公司并聲稱至今已累積45項專利組合。

——電子發燒友網編譯，轉載請注明出處！！！

?