近年來(lái)，隨著ARM的走紅，ARM獨(dú)特的授權(quán)模式也幫助越來(lái)越多的中國(guó)芯片產(chǎn)業(yè)成長(zhǎng)起來(lái)。尤其是華為海思的成長(zhǎng)，更是讓很多人感到鼓舞。但很多好事之徒卻說(shuō)它毫無(wú)技術(shù)含量。

　　我（作者）看完之后痛心疾首，覺(jué)得很多人說(shuō)的很多方面都是不對(duì)的，這是對(duì)中國(guó)IC設(shè)計(jì)的不尊重。所以獻(xiàn)上此文，客觀介紹一下芯片的設(shè)計(jì)制造流程，說(shuō)一下我眼里的芯片產(chǎn)業(yè)

　　賣弄前，先自我介紹順便聲明一下，本人海思新員工，但不從事芯片設(shè)計(jì)類崗位，只是最近聽(tīng)過(guò)一個(gè)關(guān)于芯片的培訓(xùn)，再加上本人對(duì)芯片如何實(shí)現(xiàn)等問(wèn)題也比較好奇，所以搜集過(guò)一些非官方、不科學(xué)資料，發(fā)表一下淺鄙之見(jiàn)。

　　一、工藝制程并不是越小越好

　　OK，廢話不多說(shuō)，對(duì)于芯片，先說(shuō)一些自己感興趣的。經(jīng)常能聽(tīng)到有人爭(zhēng)論40nm工藝、28nm工藝，14nm工藝，甚至10nm，7nm，那么這個(gè)多少nm指得是什么呢？

　　它指的是mos管在硅片上的大小，mos管就是晶體管，它是組成芯片的最小單位，一個(gè)與非門需要4個(gè)mos管組成，一般一個(gè)ARM四核芯片上有5億個(gè)左右的mos管。世界上第一臺(tái)計(jì)算機(jī)用個(gè)是真空管，效果和mos管一樣，但是真空管的大小有兩個(gè)拇指大，而現(xiàn)在最先進(jìn)工藝蝕刻的mos管只有7nm大。

　　說(shuō)到這里，大家一定和我一樣，非常好奇如何在一個(gè)15mm*15mm的正方形硅片上制作出5億個(gè)大小僅為40nm的mos管。如果要用機(jī)械的方法完成這一過(guò)程，世界上很難有這么精密的儀器，可以雕刻出nm級(jí)的mos管，就算有，要雕刻出5億個(gè)，所需要的成本、時(shí)間也是難以估計(jì)的。

　　借助光可以在硅片上蝕刻下痕跡，掩膜就可以控制硅片上哪些部分會(huì)被蝕刻。掩膜覆蓋的地方，光照不到，硅片不會(huì)被蝕刻。硅片被蝕刻后，再涂上氧化層和金屬層，再蝕刻，反復(fù)多次，硅片就制造好了。一般來(lái)說(shuō)，制作硅片需要蝕刻十幾次，每次用的工藝、掩膜都不一樣。幾次蝕刻之間，蝕刻的位置可能會(huì)有偏差，如果偏差過(guò)大，出來(lái)的芯片就不能用了，偏差需要控制在幾個(gè)nm以內(nèi)才能保證良品率，所以說(shuō)制作硅片用的技術(shù)是人類目前發(fā)明的最精密的技術(shù)。

　　芯片可以靠掩膜蝕刻，批量生產(chǎn)，但是掩膜必須用更高精度的機(jī)器慢慢加工制作，成本非常高，一塊掩膜造價(jià)十萬(wàn)美元。制造一顆芯片需要十幾塊不同的掩膜，所以芯片制造初期投入非常大，動(dòng)輒幾百萬(wàn)美元。芯片試生產(chǎn)過(guò)程，叫做流片，流片也需要掩膜，投入很大，流片之前，誰(shuí)都不知道芯片設(shè)計(jì)是否成功，有可能流片多次不成功。所以國(guó)內(nèi)能做高端芯片的公司真沒(méi)幾家，光是掩膜成本就沒(méi)幾個(gè)公司支付得起。

　　芯片量產(chǎn)后，成本相對(duì)來(lái)說(shuō)就比較低了，好的掩膜非常大，直徑30厘米，可以同時(shí)生產(chǎn)上百塊芯片。芯片如果出貨量很大，利潤(rùn)還是非常高的，像英特爾的芯片，賣1000多一塊，可能平均制造成本100不到。但如果出貨量很少，那芯片平均制造成本就高得嚇人，幾百萬(wàn)美元打水漂是很正常的。

　　海思芯片價(jià)格有沒(méi)有競(jìng)爭(zhēng)力，還得看華為手機(jī)出貨量大不大。看到有人問(wèn)20nm好還是40nm好，從大小上來(lái)看顯而易見(jiàn)20nm好。20nm意味著mos管大小只有40nm的1/4。mos管工作時(shí)是一個(gè)充電放電的過(guò)程，mos管越小，它充電需要的電量越小，所以功耗越小。而且mos管小之后，門電路密度就大，同樣大小芯片能放的mos管數(shù)就越多，性能空間越大。40nm工藝門電路密度是65nm的2.35倍。但以上都是在不考慮漏電和二級(jí)效應(yīng)的情況下的理論數(shù)據(jù)。

　　當(dāng)然，IC尺寸縮小也有其物理限制，當(dāng)我們將晶體管縮小到 20 納米左右時(shí)，就會(huì)遇到量子物理中的問(wèn)題，讓晶體管有漏電的現(xiàn)象，抵銷縮小 L 時(shí)獲得的效益。作為改善方式，就是導(dǎo)入 FinFET（Tri-Gate）這個(gè)概念，如下圖。在 Intel 以前所做的解釋中，可以知道藉由導(dǎo)入這個(gè)技術(shù)，能減少因物理現(xiàn)象所導(dǎo)致的漏電現(xiàn)象。

　　為什么會(huì)有人會(huì)說(shuō)各大廠進(jìn)入 10 納米制程將面臨相當(dāng)嚴(yán)峻的挑戰(zhàn)，主因是 1 顆原子的大小大約為 0.1 納米，在 10 納米的情況下，一條線只有不到 100 顆原子，在制作上相當(dāng)困難，而且只要有一個(gè)原子的缺陷，像是在制作過(guò)程中有原子掉出或是有雜質(zhì)，就會(huì)產(chǎn)生不知名的現(xiàn)象，影響產(chǎn)品的良率。

　　如果無(wú)法想象這個(gè)難度，可以做個(gè)小實(shí)驗(yàn)。在桌上用 100 個(gè)小珠子排成一個(gè) 10×10 的正方形，并且剪裁一張紙蓋在珠子上，接著用小刷子把旁邊的的珠子刷掉，最后使他形成一個(gè) 10×5 的長(zhǎng)方形。這樣就可以知道各大廠所面臨到的困境，以及達(dá)成這個(gè)目標(biāo)究竟是多么艱巨。

　　再說(shuō)說(shuō)二級(jí)效應(yīng)吧，學(xué)過(guò)初中物理的都知道一個(gè)最簡(jiǎn)單電路的組成，包括電源、導(dǎo)線、電阻。接通電源，電流就瞬間流過(guò)電阻。如果把電阻換成電感，則電感會(huì)有一個(gè)逐漸充電的過(guò)程，這種情況下，電流就不是瞬間流過(guò)電感。

　　其實(shí)電阻也有感抗，只是非常微小，可以忽略不計(jì)。但如果接在電阻上的電壓非常微小，電流量非常微小，那此時(shí)，感抗就不能被忽略不計(jì)了。二級(jí)效應(yīng)在芯片制程非常小時(shí)（28nm以下），非常明顯，mos管由于電壓低，電流小，充電受到感抗的影響比40nm大，充電速度慢。芯片想要達(dá)到高頻率，mos管要加載更高的電壓，這樣就增加了功耗。漏電也是低制程的一個(gè)副作用，也需要提供芯片的功耗才能克服。所以低制程帶來(lái)的功耗優(yōu)勢(shì)就被漏電和二級(jí)效應(yīng)扳回去了很多。

　　當(dāng)然，新的工藝、好的工藝可以部分解決上面兩個(gè)問(wèn)題，不同工藝用的物理、化學(xué)材料不同，工藝流程也不同。高通四核用的是老28nm工藝，目前來(lái)看，這個(gè)28nm工藝相比40nm工藝優(yōu)勢(shì)不大。

　　然后制程方面，目前聽(tīng)過(guò)的最先進(jìn)的制程是7nm，但這個(gè)制程只存在于實(shí)驗(yàn)室里，遠(yuǎn)遠(yuǎn)沒(méi)有達(dá)到大規(guī)模量產(chǎn)的需要。低制程有些困難是難以克服的，學(xué)過(guò)物理的都知道光的衍射，低制程意味著掩膜透孔會(huì)非常小，衍射會(huì)非常嚴(yán)重，這樣肯定是無(wú)法蝕刻硅片的。這個(gè)問(wèn)題也許可以通過(guò)使用電子射線或者其他粒子射線來(lái)蝕刻硅片解決。