什么是DDS

　　DDS是直接數(shù)字式頻率合成器（Direct Digital Synthesizer）的英文縮寫(xiě)，是一項(xiàng)關(guān)鍵的數(shù)字化技術(shù)。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時(shí)間等優(yōu)點(diǎn)，廣泛使用在電信與電子儀器領(lǐng)域，是實(shí)現(xiàn)設(shè)備全數(shù)字化的一個(gè)關(guān)鍵技術(shù)。

　　DDS技術(shù)的基本原理

　　隨著數(shù)字技術(shù)在儀器儀表和通信系統(tǒng)中的廣泛使用，可從參考頻率源產(chǎn)生多個(gè)頻率的數(shù)字控制方法誕生了，即直接數(shù)字頻率合成（DDS）。其基本架構(gòu)如圖1所示。該簡(jiǎn)化模型采用一個(gè)穩(wěn)定時(shí)鐘來(lái)驅(qū)動(dòng)存儲(chǔ)正弦波（或其它任意波形）一個(gè)或多個(gè)整數(shù)周期的可編程只讀存儲(chǔ)器（PROM）。隨著地址計(jì)數(shù)器逐步執(zhí)行每個(gè)存儲(chǔ)器位置，每個(gè)位置相應(yīng)的信號(hào)數(shù)字幅度會(huì)驅(qū)動(dòng)DAC，進(jìn)而產(chǎn)生模擬輸出信號(hào)。最終模擬輸出信號(hào)的頻譜純度主要取決于DAC.相位噪聲主要來(lái)自參考時(shí)鐘。

　　DDS是一種采樣數(shù)據(jù)系統(tǒng)，因此必須考慮所有與采樣相關(guān)的問(wèn)題，包括量化噪聲、混疊、濾波等。例如，DAC輸出頻率的高階諧波會(huì)折回奈奎斯特帶寬，因而不可濾波，而基于PLL的合成器的高階諧波則可以濾波。

　　圖1：直接數(shù)字頻率合成系統(tǒng)的基本原理

　　這種簡(jiǎn)單DDS系統(tǒng)的基本問(wèn)題在于，最終輸出頻率只能通過(guò)改變參考時(shí)鐘頻率或?qū)ROM重新編程來(lái)實(shí)現(xiàn)，非常不靈活。實(shí)際DDS系統(tǒng)采用更加靈活有效的方式來(lái)實(shí)現(xiàn)這一功能，即采用名為數(shù)控振蕩器（NCO）的數(shù)字硬件。圖2所示為該系統(tǒng)的框圖。

　　圖2：靈活的DDS系統(tǒng)

　　系統(tǒng)的核心是相位累加器，其內(nèi)容會(huì)在每個(gè)時(shí)鐘周期更新。相位累加器每次更新時(shí)，存儲(chǔ)在△相位寄存器中的數(shù)字字M就會(huì)累加至相位寄存器中的數(shù)字。假設(shè)△相位寄存器中的數(shù)字為00…01，相位累加器中的初始內(nèi)容為00…00.相位累加器每個(gè)時(shí)鐘周期都會(huì)按00…01更新。如果累加器為32位寬，則在相位累加器返回至00…00前需要232（超過(guò)40億）個(gè)時(shí)鐘周期，周期會(huì)不斷重復(fù)。

　　相位累加器的截?cái)噍敵鲇米髡遥ɑ蛴嘞遥┎檎冶淼牡刂?。查找表中的每個(gè)地址均對(duì)應(yīng)正弦波的從0°到360°的一個(gè)相位點(diǎn)。查找表包括一個(gè)完整正弦波周期的相應(yīng)數(shù)字幅度信息。（實(shí)際上，只需要90°的數(shù)據(jù)，因?yàn)閮蓚€(gè)MSB中包含了正交數(shù)據(jù)）。因此，查找表可將相位累加器的相位信息映射至數(shù)字幅度字，進(jìn)而驅(qū)動(dòng)DAC.圖3用圖形化的“相位輪”顯示了這一情況。

　　考慮n = 32，M = 1的情況。相位累加器會(huì)逐步執(zhí)行232個(gè)可能的輸出中的每一個(gè)，直至溢出并重新開(kāi)始。相應(yīng)的輸出正弦波頻率等于輸入時(shí)鐘頻率232分頻。若M=2，相位累加器寄存器就會(huì)以兩倍的速度“滾動(dòng)”計(jì)算，輸出頻率也會(huì)增加一倍。以上內(nèi)容可總結(jié)如下：

　　圖3：數(shù)字相位輪

　　n位相位累加器（大多數(shù)DDS系統(tǒng)中，n的范圍通常為24至32）存在2n個(gè)可能的相位點(diǎn)。△相位寄存器中的數(shù)字字M代表相位累加器每個(gè)時(shí)鐘周期增加的數(shù)量。如果時(shí)鐘頻率為fc，則輸出正弦波頻率計(jì)算公式為：

　　該公式稱為DDS“調(diào)諧公式”。注意，系統(tǒng)的頻率分辨率等于fc/2n.n = 32時(shí)，分辨率超過(guò)40億分之一！在實(shí)際DDS系統(tǒng)中，溢出相位寄存器的位不會(huì)進(jìn)入查找表，而是會(huì)被截?cái)?，只留下?3至15個(gè)MSB.這樣可以減小查找表的大小，而且不會(huì)影響頻率分辨率。相位截?cái)嘀粫?huì)給最終輸出增加少量可接受的相位噪聲。（參見(jiàn)圖4）。

　　圖4：計(jì)算得出的輸出頻譜顯示15位相位截?cái)鄷r(shí)90 dB SFDR

　　DAC的分辨率通常比查找表的寬度少2至4位。即便是完美的N位DAC，也會(huì)增加輸出的量化噪聲。圖4顯示的是32位相位累加器15位相位截?cái)鄷r(shí)計(jì)算得出的輸出頻譜。選擇M值后，輸出頻率會(huì)從0.25倍時(shí)鐘頻率開(kāi)始稍有偏移。注意，相位截?cái)嗪陀邢轉(zhuǎn)AC分辨率產(chǎn)生的雜散都至少比滿量程輸出低90 dB.這一性能遠(yuǎn)遠(yuǎn)超出了任何商用12位DAC，足以滿足大多數(shù)應(yīng)用的需求。

　　上述基本DDS系統(tǒng)極為靈活，且具有高分辨率。只需改變M寄存器的內(nèi)容，頻率就可以立即改變，不會(huì)出現(xiàn)相位不連續(xù)。但是，實(shí)際DDS系統(tǒng)首先需要執(zhí)行串行或字節(jié)加載序列，以將新的頻率字載入內(nèi)部緩沖寄存器，然后再載入M寄存器。這樣就可以盡可能減少封裝引腳數(shù)。新的頻率字載入緩沖寄存器后，并行輸出△相位寄存器就會(huì)同步操作，從而同時(shí)改變所有位。加載△相位緩沖寄存器所需的時(shí)鐘周期數(shù)決定了輸出頻率的最大改變速率。