電子發燒友網：繼 Virtex-7 2000T 之后，賽靈思日前又推出一款 7 系列的高端器件 Virtex-7 H580T，這是全球首款異構 3D FPGA，該技術是在堆疊硅片互聯(SSI)技術的基礎上，對 FPGA 和 28Gbps收發器的整合方式進行了創新。賽靈思亞太區市場及銷售副總裁楊飛表示，從處理器到數模混合再到 IP 資源的整合，賽靈思提供的已經不僅僅是 FPGA 器件，而是 AllProgrammable的平臺。

　　從性能上看，Virtex-7 HT 系列是業界帶寬最高的 FPGA，最多可提供16個28Gbps 收發器和72個13Gbps 收發器，也是唯一能滿足關鍵 Nx100G 和400G 線路卡應用功能要求的單芯片方案。首先供貨的 Virtex-7 H580T 擁有8個28Gbps 收發器,該器件結合了賽靈思先進的100G 變速機制(gearbox)、以太網 MAC、OTN 和 Interlaken IP，可為客戶提供不同的系統集成，從而滿足他們在向 CFP2光學模塊轉型時對密度、功耗和成本的要求。 那么，Virtex-7 H580T和 Virtex-7 2000T 究竟有哪些不同呢?楊飛表示，同樣是3D 工藝器件，Virtex-7 2000T 是將4片28nm FPGA 管芯堆疊，從而搭建出68億個晶體管200萬門規模的強大器件。在 Virtex-7 2000T 中，高速串行收發器與 FPGA 是同在一個28nm 的 die 上，而28Gbps 收發器在40nm 工藝上表現甚佳，所以目前最理想的做法是采用40nm 的28Gbps 收發器。Virtex-7 HT 器件就是將3片28nm FPGA 管芯(內置72個13Gbps 收發器)和16個40nm 的28Gbps 收發器(共2片，每片8個置于 FPGA 管芯陣列的兩側)進行堆疊互聯。從性能上看，Virtex-7 2000T 擁有最高的邏輯資源(適用于原型驗證、ASIC 替代和一些前沿應用的算法實現等)，Virtex-7 H580T 則在收發器數量和帶寬上具有更高的表現，這也與其產品定位有很大關系。

　　賽靈思全球高級副總裁兼亞太區執行總裁湯立人表示，模擬工藝并不完全能跟隨摩爾定律走，賽靈思的異構3D 工藝中，65nm 工藝的金屬連接層本身是被動組件，可以自由搭配40nm和28nm 工藝的數字和模擬器件，降低了集成的難度，避免了散熱的難題。“從 CFP2光學模塊接口要求的抖動特性眼圖實測效果看，Virtex-7 H580T 表現完美，”湯立人說，“目前市面上 還未 見有 同樣 性能 的器 件， 有號 稱可 提供 4個 28Gbps 收 發器 的 FPGA 實 際是 能跑 到25Gbps，并且其眼圖表現不好。”Virtex-7 H580T 器件采用異構3D 結構提供獨立于核心 FPGA 的28 Gbps 收發器，保證了整體信號完整性并提升了生產力。

　　楊飛表示，FPGA 和收發器分屬數字和模擬的不同工藝，Virtex-7 HT 器件的這種異構化設計使賽靈思能夠隨意選擇核心 FPGA 和28Gbps 收發器芯片，這可以減少28nm 工藝下，搭載高速收發器的 FPGA 的漏電問題帶來的影響。另外，異構3D 的結構，使得28Gbps 收發器獨立在 FPGA 外，因而噪聲隔離效果卓越，實現了最佳的整體信號完整性和系統余量，并加快了設計收斂，加速產品上市進程。

　　Virtex-7 HT 可以說是為高速和高帶寬的通信系統度身定做，如 CFP2模塊的線卡。楊飛表示，為了升級網絡，解決數據用量的幾何級增長帶來的挑戰，通信產業正在改善光學模塊的功耗和端口密度，同時還要降低單位比特的成本，由 CFP 向 CFP2以及未來 CFP4光學模塊發展是產業趨勢。Virtex-7 HT 是唯一一款能在邏輯容量和 I/O 速率上同時滿足更高處理能力線路卡要求的 FPGA 單芯片解決方案，能夠滿足 Nx100G 和400G 線路卡設計的需求，能支持多達4個 IEEE 100GE gearbox，而且能在同一 FPGA 中選擇集成高級調試功能、OTN、MAC或 Interlaken IP，無需獨立的 gearbox 和 ASSP 器件。楊飛表示，Virtex-7 H580T 能夠在單芯片上實現2×100G OTN 轉發器，與其相比，以 ASSP 為基礎的方案還有一年多才面世，需要5個器件來實現同等功能，而且功耗至少增加40%，成本增加50%，并且沒有差異性。此外，將于明年1季度推出的 Virtex-7H870T 器件已經能夠支持400GE(目前唯一的單片方案)16個25Gbps 接口的模塊。這樣就能降低整體功耗和材料成本，而且能夠隨著協議的不斷變化提供更靈活的方案。

　　雖然賽靈思所使用的臺積電的這種3D 工藝并非排他性技術，但由于涉及器件電路的重新設計和布局，所以并非簡單的移植就可用。湯立人表示，簡單來講，要用 SSI 技術，必須將管芯之間的互聯由原來的 I/O 口互聯(該模式無法滿足超大規模器件對效率的要求)，更改為由中間的金屬互聯層進行(互連效果相當于同一個 die，延遲只有1ns)，這涉及到設計方法學和整個產品平臺策略的革命，非一朝一夕可以完成。賽靈思從2006年開始導入計劃，歷經5年時間方才大功告成，這意味著其他公司要想使用該技術研產，面臨的挑戰十分巨大。