• 受控基線
  • 一個裝配/測試現場，一個制造現場
• 40°C至85°C的擴展溫度性能
• 增強的減少制造源（DMS）支持
• 增強產品更改通知
• 資格譜系
• 由兩個獨立子系統組成的200-MIPS雙核DSP < /li>
• 每個內核都具有先進的多總線架構，具有三個獨立的16位數據存儲器總線和一個程序總線
• 40位算術邏輯單元（ALU），包括一個40位桶形移位器每個內核有兩個40位累加器
• 每個內核都有一個17位×17位并行乘法器，耦合到40位加法器，用于非流水線單周期乘法/累加（MAC）操作< /li>
• 每個核心都有比較，選擇和存儲單元（CSSU）用于維特比運算符的添加/比較選擇
• 每個核心都有一個n指數編碼器，用于計算單周期內40位累加器值的指數值
• 每個內核具有兩個地址發生器，帶有八個輔助寄存器和兩個輔助寄存器算術單元（ARAU）
< li>具有數據總線保持器功能的16位數據總線
• 512K字×16位擴展程序地址空間
• 總計256K字×16位雙路和單路 - 訪問片上RAM（128K字x 16位雙向共享存儲器）
• 單指令重復和塊重復操作
• 32位長指令Word操作數
• 有兩個或三個操作數讀取的指令
• 從中斷快速返回
• 使用并行存儲和并行加載的算術指令
• 有條件存儲指令
• CLKOUT的輸出控制
• TOUT的輸出控制
• 使用IDLE1，IDLE2和IDLE3的功耗控制指令
• Dual用于低功耗，快速Opera的1.8V（核心）和3.3V（I /O）電源tions
• 10-ns單周期定點指令
• 通過兩個內部8個元素FIFO進行處理器間通信
• 12個直接存儲器訪問通道（DMA）無CPU負載的數據傳輸（每個子系統具有外部訪問的六個通道）
• 具有128通道選擇能力的六個多通道緩沖串行端口（McBSP）（每個子系統三個McBSP）
• 與外部存儲器接口引腳復用的16位主機端口接口（HPI）
• 軟件可編程鎖相環（APLL）提供多種時鐘選項（需要外部振蕩器）
• 開基于芯片掃描的仿真邏輯，IEEE標準1149-1 （JTAG）邊界掃描邏輯
• 兩個軟件可編程定時器（每個子系統一個）
• 軟件可編程等待狀態發生器（最多14個等待狀態）
• 以144針低配置提供Quad Flatpack（LQFP）（PGE后綴）包

符合JEDEC和行業標準的組件認證，以確保在擴展的溫度范圍。這包括但不限于高加速應力測試（HAST）或偏壓85/85，溫度循環，高壓釜或無偏HAST，電遷移，鍵合金屬間壽命和模塑化合物壽命。此類鑒定測試不應被視為超出規定的性能和環境限制使用該組件的合理性。
IEEE標準1149.1-1990標準測試訪問端口和邊界掃描架構。