DRA71x處理器提供538球，17×17毫米，0.65毫米球間距（0.8毫米間距規(guī)則可用于信號）采用Via Channel?陣列（VCA）技術，球柵陣列（BGA）封裝。

該架構旨在通過經濟高效的解決方案為汽車應用提供高性能并發(fā)，從DRA75x（“Jacinto 6 EP”和“Jacinto 6 Ex”），DRA74x“Jacinto”提供全面的可擴展性6“和DRA72x”Jacinto 6 Eco“系列信息娛樂處理器，包括圖形，語音，HMI，多媒體和智能手機投影模式功能。

可編程性由具有Neon?擴展的單核Arm Cortex-A15 RISC CPU和TI C66x VLIW浮點DSP內核提供。 Arm處理器使開發(fā)人員能夠將控制功能與DSP和協(xié)處理器上編程的其他算法分開，從而降低系統(tǒng)軟件的復雜性。

此外，TI還為Arm提供了一整套開發(fā)工具， DSP，包括C編譯器和用于查看源代碼執(zhí)行的調試接口。

所有設備都提供加密加速。高安全性（HS）設備上提供了所有其他受支持的安全功能，包括對安全啟動，調試安全性和對可信執(zhí)行環(huán)境的支持的支持。有關HS器件的更多信息，請聯(lián)系您的TI代表。

DRA71x Jacinto 6入口處理器系列符合AEC-Q100標準。

該器件具有簡化的電源軌道映射可實現(xiàn)更低成本的PMIC解決方案。

DRA71x處理器采用538球，17×17 mm，0.65 mm球間距（0.8 mm間距規(guī)則可用于信號）通道?陣列（VCA）技術，球柵陣列（BGA）封裝。

該架構旨在通過經濟高效的解決方案為汽車應用提供高性能并發(fā)，從DRA75x提供全面的可擴展性（“ Jacinto 6EP“和”Jacinto 6 Ex“），DRA74x”Jacinto 6“和DRA72x”Jacinto 6 Eco“系列信息娛樂處理器，包括圖形，語音，HMI，多媒體和智能手機投影模式功能。

可編程性由具有Neon?擴展的單核Arm Cortex-A15 RISC CPU和TI C66x VLIW浮點DSP內核提供。 Arm處理器使開發(fā)人員能夠將控制功能與DSP和協(xié)處理器上編程的其他算法分開，從而降低系統(tǒng)軟件的復雜性。

此外，TI還為Arm和DSP提供了一整套開發(fā)工具，包括C編譯器和用于查看源代碼執(zhí)行的調試接口。

所有設備都提供加密加速。所有其他受支持的安全功能，包括對安全啟動，調試安全性和對可信執(zhí)行環(huán)境的支持的支持，都可在高安全性（HS）設備上使用。有關HS器件的更多信息，請聯(lián)系您的TI代表。

DRA71x Jacinto 6Entry處理器系列符合AEC-Q100標準。

器件功能簡化了電源軌映射可實現(xiàn)更低成本的PMIC解決方案。