AD9277針對低成本、低功耗、小尺寸及易于使用的應(yīng)用而設(shè)計(jì)。它內(nèi)置八通道的可變增益放大器(VGA)、低噪聲前置放大器(LNA)、抗混疊濾波器(AAF)、14位10 MSPS至50 MSPS模數(shù)轉(zhuǎn)換器(ADC)以及具有可編程相位旋轉(zhuǎn)的I/Q解調(diào)器。

每個通道均具有42 dB的可變增益范圍、完全差分信號路徑、有源輸入前置放大器終端、最大52 dB的增益以及轉(zhuǎn)換速率高達(dá)50 MSPS的ADC。通道專門針對動態(tài)范圍與低功耗而優(yōu)化，適合要求小封裝尺寸的應(yīng)用。

LNA具有單端轉(zhuǎn)差分增益，可以通過SPI進(jìn)行選擇。增益為21.3 dB時，LNA輸入噪聲典型值為0.75 nV/√Hz；在最大增益下，所有通道的折合到輸入端噪聲為0.85 nV/√Hz。假設(shè)噪聲帶寬為15 MHz且LNA增益為21.3 dB，則輸入信噪比(SNR)約為92 dB。在CW多普勒模式下，各LNA輸出驅(qū)動一個I/Q解調(diào)器。各解調(diào)器具有16種相位設(shè)置，可以通過SPI實(shí)現(xiàn)獨(dú)立可編程相位旋轉(zhuǎn)。

AD9277要求采用LVPECL/CMOS/LVDS兼容型采樣速率時鐘信號，以便充分發(fā)揮其工作性能。對于大多數(shù)應(yīng)用來說，無需外部基準(zhǔn)電壓源或驅(qū)動器件。

為獲得合適的LVDS串行數(shù)據(jù)速率，該ADC會自動倍乘采樣速率時鐘。它提供一個數(shù)據(jù)時鐘(DCO±)用于在輸出端捕獲數(shù)據(jù)，以及一個幀時鐘(FCO±)觸發(fā)器用于發(fā)送新輸出字節(jié)信號。

各通道可單獨(dú)進(jìn)入省電模式，從而延長便攜式應(yīng)用的電池使用時間。利用待機(jī)模式選項(xiàng)可以快速上電，以便開機(jī)重啟。以CW多普勒模式工作時，VGA、AAF和ADC均進(jìn)入省電模式。TGC路徑的功耗與可選ADC速度功耗模式成正比。

該ADC內(nèi)置多種功能特性，例如可編程時鐘、數(shù)據(jù)對準(zhǔn)、生成可編程數(shù)字測試碼等，可使器件的靈活性達(dá)到較佳、系統(tǒng)成本降至較低。數(shù)字測試碼包括內(nèi)置的固定碼和偽隨機(jī)碼，以及通過串行端口接口輸入的用戶自定義測試碼。

AD9277采用先進(jìn)的CMOS工藝制造，提供16 mm × 16 mm、符合RoHS標(biāo)準(zhǔn)的100引腳TQFP封裝，額定溫度范圍為?40°C至+85°C工業(yè)溫度范圍。

特性

八通道LNA、VGA、AAF、ADC與I/Q解調(diào)器

低噪聲前置放大器(LNA) - 欲了解更多信息，請參考數(shù)據(jù)手冊。

可變增益放大器(VGA) 衰減器范圍：?42 dB至0 dB 后置放大器增益：21 dB/24 dB/27 dB/30 dB 線性dB增益控制

抗混疊濾波器(AAF) 可編程二階LPF范圍：8 MHz至18 MHz 可編程HPF

CW模式I/Q解調(diào)器 獨(dú)立可編程相位旋轉(zhuǎn) 每個通道的輸出動態(tài)范圍：>160 dBFS/√Hz

低功耗：在14位/50 MSPS (TGC)時，每個通道為207 mW；在CW多普勒模式下，每個通道為94 mW

靈活的省電模式

過載恢復(fù)時間：<10 ns

可從低功耗待機(jī)模式快速恢復(fù)：<2 μs

100引腳TQFP_EP封裝

應(yīng)用

醫(yī)療成像/超聲

汽車?yán)走_(dá)