LTC?2273/LTC2272分別是80Msps/65Msps、16位模數(shù)轉(zhuǎn)換器，配有一個高速串行接口。這些器件專為對具有700MHz輸入帶寬的高頻、寬動態(tài)范圍信號進行數(shù)字化處理而設計。該ADC的輸入范圍可以采用PGA前端進行優(yōu)化。輸出數(shù)據(jù)根據(jù)數(shù)據(jù)轉(zhuǎn)換器的JEDEC串行接口規(guī)范(JESD204)進行串行化處理。 LTC2273/LTC2272非常適合要求把敏感的模擬電路與噪聲數(shù)字邏輯電路隔離開來的嚴苛應用。其AC性能包括77.7dB本底噪聲和100dB無雜散動態(tài)范圍(SFDR)。80fs RMS的超低內(nèi)部抖動允許對高輸入頻率進行欠采樣，具有出色的噪聲性能。最大DC規(guī)格特性包括在整個溫度范圍內(nèi)具有±4.5LSB INL、±1LSB DNL（無失碼）。 編碼時鐘輸入ENC+和ENC–可采用正弦波、PECL、LVDS、TTL或CMOS輸入以差分或單端方式驅(qū)動。時鐘占空比穩(wěn)定器可在較寬的時鐘占空比范圍內(nèi)提供高性能和高速度。

特性

高速串行接口 (JESD204)

采樣速率：80Msps/65Msps

77.7dBFS 噪聲層

100dB SFDR

在 140MHz 頻率條件下的 SFDR > 90dB (1.5VP-P 輸入范圍)

PGA 前端 (2.25VP-P 或 1.5VP-P 輸入范圍)

700MHz 滿功率帶寬 S/H (采樣及保持)

任選的內(nèi)部高頻顫動

單 3.3V 電源

功耗：1100mW/990mW

時鐘占空比穩(wěn)定器

引腳兼容系列

105Msps：LTC2274

80Msps：LTC2273

65Msps：LTC2272

40 引腳 6mm x 6mm QFN 封裝

應用

電信

接收器

蜂窩基站

頻譜分析

成像系統(tǒng)

ATE（自動測試設備）