M31 PCIe 2.1 PHY IP
M31 PCIe 2.1收發(fā)器IP提供了一系列完整的PCIe 2.1基本應(yīng)用程序。它符合PIPE 3.0規(guī)范。該IP集成了高速混合信號(hào)電路，以支持5Gbps的PCIe 2.1流量，并與2.5Gbps的PCIe 1.1數(shù)據(jù)速率向后兼容。它針對(duì)最小的管芯面積和低功耗進(jìn)行了優(yōu)化。通過(guò)支持TX和RX均衡技術(shù)，PCIe 2.1 IP可以滿足不同信道條件的要求。
- 增強(qiáng)型電源/面積減少50%
- 完全符合PCI Express Base 2.1和PCI Express Base 1.1電氣規(guī)范
- 符合PIPE 3.0（PCIe）規(guī)范
- 支持PIPE 3.0規(guī)范中定義的所有節(jié)能模式（P0、P0s、P1、P2）
- 使用CLKREQ支持L1 PM變電站#
- 使用CLKREQ支持L1時(shí)鐘電源管理（CPM）#
- 支持獨(dú)立參考SSC（SRIS）體系結(jié)構(gòu)
- 可訪問(wèn)的寄存器控制允許用戶特定地優(yōu)化關(guān)鍵參數(shù)（例如，TXPLL帶寬、TX去加重級(jí)別、CDR帶寬和EQ強(qiáng)度）
- 集成高性能PLL，為PCIE相關(guān)應(yīng)用提供各種獨(dú)立時(shí)鐘輸出
- 支持用于大規(guī)模生產(chǎn)測(cè)試的強(qiáng)大BIST功能
- 有12nm、14nm、16nm、22nm、28nm、40nm和55nm工藝可選
