（文章來(lái)源：OFweek）

四家公司（Atmel、賽普拉斯、Microchip和NXP）均可提供“膠連”邏輯，幫助減輕主處理器的負(fù)荷，或是無(wú)需使用外部邏輯。就提供的邏輯模塊類型和這些邏輯模塊彼此互聯(lián)的方式以及與定時(shí)器、UART和IO引腳等板載模塊互聯(lián)的方式而言，每家公司都采取了不同的方法。

因此有必要了解這些廠家各自是如何實(shí)現(xiàn)內(nèi)部可編程邏輯的，以便為選擇最適合自己項(xiàng)目的解決方案做出最佳決策。只要一個(gè)簡(jiǎn)單的內(nèi)部AND或者OR門控就足以避免使用外部組件，或是改善CPU性能。所有四種方法都支持用定制邏輯門控輸入和輸出信號(hào)。這類方法可借助時(shí)鐘門控輸入，以便使用計(jì)數(shù)器測(cè)量外部時(shí)鐘頻率。這四類邏輯模塊均支持的一個(gè)簡(jiǎn)單例子是一種調(diào)制UART輸出，使之用于IR通信的方法。在此例中，不僅有圖1所示的內(nèi)部AND門控，還能夠?qū)?lái)自時(shí)鐘或計(jì)數(shù)器的信號(hào)及UARTTX輸出路由到AND門控。

AtmelXCL模塊內(nèi)置兩個(gè)LUT（查找表）模塊，配套兩個(gè)8位定時(shí)器/計(jì)數(shù)器模塊。這兩個(gè)LUT不必連接到定時(shí)器/計(jì)數(shù)器模塊，而是與UART、EVENT模塊或IO引腳互聯(lián)。這兩個(gè)LUT可用作兩個(gè)獨(dú)立的2輸入單元或一個(gè)單獨(dú)的3輸入單元。該邏輯模塊可配置為組合邏輯。它們也可配置為順序邏輯功能，例如D觸發(fā)器、D鎖存器或RS鎖存器。由于能夠與其它邏輯模塊和IO引腳互聯(lián)，這些簡(jiǎn)單的LUT模塊能夠方便地讓設(shè)計(jì)人員避免使用某些外部邏輯，或者節(jié)省CPU周期。例如AtmelXCL模塊應(yīng)用手冊(cè)解釋了如何配置XCL模塊，以避免在產(chǎn)生額外CPU開銷或使用外部邏輯的情況下，為UART輸出提供曼徹斯特編碼。AVRXMEGAE器件內(nèi)置一個(gè)XCL模塊。

MicrochipCLC允許用戶從八路輸入中選擇最多四個(gè)信號(hào)。這些輸入可以是兩個(gè)IO引腳、內(nèi)部時(shí)鐘、外設(shè)或寄存器位的組合。這四個(gè)信號(hào)隨后路由到可編程邏輯模塊中。該邏輯模塊可編程為AND-OR、OR-XOR、4輸入AND、S-R鎖存器的8種組合之一，也可配置為4種其它觸發(fā)器組合之一。其中的實(shí)例之一演示了如何配置這些模塊以解碼正交信號(hào)。在不使用這些額外的邏輯模塊情況下，CPU需要以高得多的速率采樣信號(hào)，才能避免正處于轉(zhuǎn)換階段的信號(hào)發(fā)生偽旋轉(zhuǎn)，讓CPU只被有效轉(zhuǎn)換中斷。MicrochipPIC10（L）F320/322器件每個(gè)都包含一個(gè)CLC模塊，而每個(gè)CLC模塊都包含四個(gè)圖3所示的模塊。

NXP提供的用戶可配置邏輯被稱為模式匹配引擎。該邏輯模塊的輸入可選擇最大八個(gè)GPIO輸入。這八個(gè)輸入可為復(fù)雜的布爾表達(dá)生成乘積項(xiàng)。這些輸出可用于觸發(fā)中斷，驅(qū)動(dòng)特殊IO引腳，或是路由到下一個(gè)邏輯模塊或slice。其它特性則支持上升或下降信號(hào)以及反相信號(hào)的邊緣檢測(cè)。該附加硬件經(jīng)配置后，只有發(fā)生復(fù)雜（或簡(jiǎn)單）事件組合時(shí)才中斷CPU。NXPLPC81x器件內(nèi)置一個(gè)模式匹配引擎。

（責(zé)任編輯：fqj）