隨著FPGA向低成本、低功耗、高性能方向發展，其I／O引腳大多采用微間距TOFP或BGA封裝工藝，因而使引出多種內部信號的I／O引腳以及FPGA的驗證工作變得非常困難，同時FPGA的驗證和調試耗時占總開發時間的50％以上。

在驗證和調試系統時，傳統上是把信號線引到I／O引腳，然后采用示波器、邏輯分析儀或總線分析儀進行測量和分析。由于這些設備相當昂貴，而且調試時又需要許多連線夾，因此一不小心就會燒壞器件或電路板。

伴隨著EDA 工具的快速發展，Altera公司在QuartusⅡ軟件中開發出一種嵌入式調試工具SignalTapⅡ，它是基于邏輯分析核的嵌入式邏輯分析儀，不僅具備普通邏輯分析儀的觸發、數據采集和存儲功能，還可訪問FPGA器件內部的所有信號和節點，除Altera公司開發的這種嵌入式邏輯分析儀外，其他主流FPGA公司，如 Xilinx、Lattice、Actel等也有相似技術，其中最具代表性的是Xilinx公司的ChipScope Pro工具，它是專為Xilinx FPGA系統內的凋試而設計的。Chip-Scope Pro核心集成在FPGA中，支持所有XiLinx FPGA系列，并通過標準的JTAG端口提供實時的調試和驗證能力。

2 SignalTap II原理

SignalTap II嵌入邏輯分析儀是專門用于Quartus II設計軟件中的第二代系統級調試工具。對于嵌人式邏輯分析儀內核（知識產權IP核）插入FPGA的設計，同時提供觸發功能和存儲功能。在FPGA運行過程中，滿足觸發條件時SignalTaPⅡ將啟動采樣并儲存數據，采樣數據不斷刷新片內存儲器內容。SignalTapⅡ通過下載線ByteBlasterⅡ，將捕獲到的信號數據從器件的RAM資源載至QuartusⅡ開發環境，以實時顯示波形。這樣就能使開發者在整個設計過程中，以系統級的速度來觀察硬件和軟件的交互作用。

目前，SignalTapⅡ邏輯分析儀可以支持的器件系列有：Cyclone、CycloneⅡ、Cyclone Ⅲ、APEXTⅡ、APEX 20KE、APEX20KC、APEX20K、Excalibur、Mercury、Stratix GX、Stratix、StratixⅡ、Stratix Ⅲ等。

3 SignalTapⅡ使用方法

使用SignalTapⅡ的一般程序是：設計人員在完成設計并編譯工程后，建立SignalTap Ⅱ（.stp）文件，并加入工程、配置STP文件、編譯并下載沒計到FPGA、在Quartus Ⅱ軟件中顯示被測信號的仿真波形。

設置SignalTapⅡ文件的基本流程如下：

（1）設置采樣時鐘。決定了顯示信號波形的分辨率，根據Altera公司的建議最好使用全局時鐘，而非門控時鐘，否則會使采樣時鐘處于不能準確反映設計數據的狀態。

（2）配置采樣深度，確定RAM的大小。用戶可指定要觀測數據的采樣點數，即數據存儲深度。

（3）設置buffer acquisition mode。包括循環采樣存儲和連續采樣存儲兩種模式。圖1給出STP參數配置過程。

（4）觸發級別。SignalTapⅡ是支持多觸發級的觸發方式，最多可支持10級觸發。在多級觸發中，SignalTapⅡ首先對第一級觸發模式進行觸發；當第一級觸發表達式滿足條件，測試結果為TRUE時，SignalTapⅡ對第二級觸發表達式進行測試；依次類推，直到所有觸發級均完成測試，并且最后一級觸發條件為TRUE時，SignalTapⅡ開始捕捉信號狀態。

（5）觸發條件。可以設定復雜的觸發條件用以捕獲相應的數據，以協助調試設計。當滿足觸發條件時，在SignalTapⅡ時鐘的上升沿采樣被測信號。

（6）設置被測信號。在SignalTapⅡ邏輯分析儀窗口，雙擊鼠標左鍵，彈出的Node Finder對話框，在filter中選擇要加人STP文件的節點或總線。圖2所示給出了待測信號及觸發設置。

完成STP設置后，加載SAM對象文件（.sof），在Device列表中選擇目標器件，點擊Program Device圖標進行器件編程，點擊Run Analysis進行采集、分析數據，如圖3所示。

4 實例分析

現以FT245BM型USB與EP2C8 0208C8N型FPGA間的簡單通信為實例，具體說明如何采用SignalTapⅡ驗證FPGA的設計。其頂層設計文件如圖4所示。

FT245BM是FTDI（Future Technology Devices IntlLtd）公司的一種快速USB通信接口。它無需編寫片內固件程序。FTDI公司提供D2XX官方驅動程序，使用D2XX驅動程序能獲得更好的數據傳輸性能，且傳輸速率最大可達1 MB／s。

FT245BM的主要功能是在內部硬件邏輯的作用下實現USB串行數據格式與并行數據格式的雙向轉換。PC機通過USB接口與FT245BM進行數據交換，FT245BM通過并行方式與下位微控制器通信。利用單芯片實現USB與并行FIFO緩沖區的雙向數據傳輸；通過簡單的四線握手信號與FPGA等邏輯器件接口；FT245BM通過8位并行數據口D［0，7］和4位讀寫狀態／控制口RXF#、TXE#、RD#、WR實現與EP2C8交換數據，而PC機與FT245BM間通過UISB總線傳輸數據。可選的外部EEPROM用于存儲USB設備的特定信息，通過EECS、EESK、EEDATA來完成數據的寫入和讀出。

在調試中，按照上述SignalTapⅡ的使用步驟，在編譯后的工程中添加STP文件，并對文件進行設置。首先設置采樣時鐘gclk，系統時鐘采用32.768 MHz；然后添加采樣深度的設置，設為2 K；最后在STP文件中將Buffer AcquisitionMode分別設為連續存儲和循環采樣存儲兩種模式進行驗證。連續存儲方式記錄采樣操作的連續過程，而在循環采樣存儲方式下SignalTapⅡ記錄多次采樣時刻數據。

當外部實驗開發系統連接好后，進行編譯下載。單擊SignalTapⅡ面板上的Autorun Analysis按鈕，啟動SignalTapⅡ進行采樣和分析，此時就能從SignalTaDⅡ數據窗通過JTAG口觀察到來自實驗板上FPGA內部的實時信號，該實例的輸出信號如圖5所示。

實際中將遇到許多競爭處理和不完善的地方，然而由于使用了SignalTapⅡ工具，所以能直觀地看到內部的邏輯狀況，這大大減少了開發周期，并能順利地進行調試。

5 結語

Quartus中的SignalTapⅡ工具成功克服了傳統邏輯分析儀的缺點，提供了一個測試器件的很好途徑，還具有實時可視性，大大減少了調試、驗證過程花費的時間，加快了設計周期。通過對CycloneⅡ系列EP2C8Q208C8進行實驗，證實該測試手段大大提高了系統的調試能力，效果很好。但需注意的是，它是一塊自主邏輯，需要占據FPGA資源。比如RAM，LE等，資源消耗量與需采集的數據量成正比。因此不能無限制地采集信號，一般采集信號的深度不大。再者，由于時鐘的限制，無法看到有毛刺的現象，實際應用中也存在一定的限制。另外，SignalTapⅡ工作在JTAG方式，調試完成后，需將SignalTapⅡ移除設計，以免浪費資源。

責任編輯：gt