嗨，大家好，只是一個簡單的問題。 FPGA編輯器是否有限制為包含嵌入式處理器（如PowerPC）的設計生成比特流？我問的原因是因為我在Project Navigator中創建了一個設計并運行了PAR
2018-10-18 14:44:29
`請問比特流是什么？`
2019-08-23 16:24:40
警告：Bitgen：26-Bitgen僅支持DRC，但不支持比特流生成 這個設備。如果獲得a有問題，可能會發生這種情況 運行bitgen的許可證，或者設計目標是早期的設備 訪問。警告：Bitgen
2018-11-15 11:26:35
）。現在，當我嘗試編譯時，只有比特流生成失敗：[Common 17-69]命令失敗：此設計包含一個或多個不允許生成比特流的單元：i_system_wrapper / system_i
2019-01-02 14:53:44
1.為什么用USRP發送數字調制信號后，如FSK和QPSK，接收端解碼出來的比特流都是不對的？
2019-08-28 09:18:11
，我生成了比特流，我得到以下兩個錯誤：[DRC NSTD-1]未指定的I / O標準：4個邏輯端口中有1個使用I / O標準（IOSTANDARD）值'DEFAULT'，而不是用戶指定的特定值。這可
2019-09-30 10:39:23
嗨，我在我的項目中使用10 gig IP。它與Vivado 2015.2一起工作（2個月前）。現在，新的比特流生成后，同一程序無法正常工作。我現在在VLM中看到，版本限制列中有紅色標記對應于10 gig Ip。 （見附件）。可能是什么問題以及如何解決這個問題？
2020-05-14 08:58:19
（xczu7eg-ffvf1517-1-e），代碼實現并正確生成比特流。然而，當我使用Xilinx平臺電纜II通過JTAG配置帶有比特流的設備時，我得到錯誤Labtools 27-3303。 （分配給設備的比特流不正確
2020-06-09 14:24:42
新手，Vivado生成比特流的時候，出現了如下錯誤，不知道什么意思也不知道該如何解決： [Route 35-3] Design is not routable as its congestion level is 6.
2017-06-07 20:57:43
錯誤的比特流。今天我對我的項目進行了一些小修改，然后比特流的生成失敗了。在合成和實現過程中沒有錯誤，所以我認為這個問題不是由FPGA設計錯誤引起的。誰能給我一些建議？非常感謝你。問候，通以上來自于谷歌翻譯以下
2018-12-18 10:45:31
你好，我只是想知道Xilinx是否有用于比特流加密的文檔（或教程）。 UG191的第33-35頁有一些簡短的說明，但我不知道Xilinx是否喜歡逐步實施。謝謝。強
2020-06-15 13:39:44
labview怎么導入視頻，然后再將其轉化為比特流？新手小白，求助各位大佬解答，最好能給個vi例子解釋一下，非常感謝
2023-10-18 23:58:07
大家好，我在設計中使用了Artix 7。更確切地說，我使用的是XC7A35T-2FTG256I，但是我的資源不足。我想用aXC7A75T-2FTG256I替換它。我有兩個問題：1）它是否真的是替代品，我已檢查數據表，它似乎是。2）如果我用兩個FPGA編譯完全相同的代碼，結果比特流會不同？謝謝，保羅
2020-08-17 06:15:11
嗨，我正在嘗試部分自我重新配置。想法是通過介質將部分比特流發送到FPGA。FPGA接收它（在多個塊中）并將比特流寫入ICAP。當連接發生時，我的FPGA的行為會發生什么發送部分比特流中途消失了？我
2019-02-14 09:40:06
）; // Enregistrer l'étatOldData= DataRead; } return 0;}但是當我構建項目并生成比特流并且我使用Impact 11下載比特流時，我看不到結果！如何解決問題？
2019-08-22 10:26:36
嗨，我試圖在Xilinx提供的UG744設計實例中使用加密的部分比特流執行部分重配置。要做到這一點，我只是在BitGen中添加“-g encrypt”選項，并且看起來它適用于完全比特流但是當我嘗試
2019-01-23 10:43:02
喜;當我嘗試使用edk 10.1.03生成比特流時，我在控制臺上出現以下錯誤：錯誤：MDT - 無效的目標包'fg676'錯誤：MDT - platgen失敗并出現錯誤！make：*** [implementation / system.bmm]錯誤2請給我answerabout這個錯誤請;
2020-03-30 10:23:31
implementation / download.bitprogram -p 2quit但是當我用IMPACT下載比特流時，程序就成功了。當我使用sdk編程fpga時也出現錯誤。錯誤顯示如下：程序FPGA
2019-01-18 17:20:43
25MHz的自由運行clk模式下完成。我不知道如何調試這個。我可以以某種方式回讀fpga比特流，看看差異在哪里。我記得這對ise / impact來說是不可能的，因為比特流在回讀時會以某種方式被修改 - 是否有可能用vivado做到這一點？問候Klemen
2020-08-06 09:15:36
如標題所述，我想從相同的實現為同一FPGA（Artix-7）生成2種類型的比特流（SPI x4和SelectMAP x16）。這有點可能嗎？目前，我有兩種不同的實現運行（由于約束集 - 在xdc文件中的CONFIG_MODE是不同的），它們必須單獨運行以生成相應的比特流。
2020-06-09 07:40:00
。 FPGA將始終首先引導未壓縮的黃金比特流，這將決定下一個引導哪個比特流。理想情況下，黃金比特流中的MicroBlaze可以從閃存讀取壓縮比特流，將其解壓縮到內部或外部RAM，然后使用ICAP完全重新配置運行
2020-05-29 17:12:21
你好，請有人解釋我如何使用IMPACT在FPGA xilinx中下載比特流先謝謝你以上來自于谷歌翻譯以下為原文hello,please can someone explain me how
2019-01-15 10:08:59
使用ICAP-spartan6發送比特流。任務是當我按下按鈕1時，spartan6 FPGA加載黃金比特流，由LED指示燈閃爍表示。類似地，當我按下按鈕2時，FPGA使用ICAP重新配置多引導比特流。請幫我解決這個問題。我有
2019-07-19 12:31:58
大家好，我想使用USR_ACCESS_VIRTEX4原語來訪問存儲在配置閃存中的其他比特流。情況如下：我有一個主FPGA（Virtex-4FX）和一個從FPGA（Spartan-3A）。從屬FPGA
2020-05-29 10:14:55
Mul7.穆添加8. Mul Sub9. Mul Mul現在我希望為上述任何一種組合提供完整的比特流（比如Add Add）。并且我希望部分比特流用于所選擇的組合，即添加用于部分區域1和1。 2，Sub
2020-05-05 09:42:44
如何檢查比特流中的多重引導回退設置？ abitstream中的CONFIGFALLBACK ENABLE信息在哪里？我對多重引導的約束設置看起來很合理，我只想確認比特流中的設置是否符合約束條件。從我
2020-06-05 12:38:38
你好，我想使用Vivado HLS開發FPGA比特流并將其加載到Pynqpython模塊中或使用Linux使用C ++進行ARM加載。到目前為止，我能夠生成FPGA比特流文件，但是知道如何集成它或與Pynq通信。那有什么教程嗎？
2019-09-30 10:50:36
將新的比特流圖像寫入SPI附加存儲器的過程是什么。理想情況下，圖像不應位于@ 0x0000000并且正在替換圖像。我在U470中看到提到配置存儲器讀取過程是否存在配置存儲器寫入過程？該文件涉及FAR
2020-06-01 13:57:36
你好，這是一個思維設計，而不是我正在積極努力的東西，但是：我想分析一下比特流。比特流包含在時鐘脈沖或兩個時鐘脈沖之間對齊的脈沖。沒有明確的時鐘信號，但我知道粗略的時鐘速度，并且在比特流中嵌入同步序列
2018-12-17 16:35:26
的比特流（如下所示），那是令人費解的混合模式，這些模式不規則地重復，并散布在比特流中。XACT中的功能定義與位流中的數據之間沒有明確的聯系。但是，研究FPGA的物理電路可以揭示比特流數據的結構，并且
2023-06-02 14:03:57
所有：由于缺少DMS respin的源文件，我很高興不得不重用遺留部分。我所擁有的只是一個最初存儲在XC1701部件上的比特流。我們相信我們已經使用板外編程器成功地將此流編程到Micron
2020-05-29 11:06:25
XPS中設計了您的硬件平臺，最終為FPGA生成了一個比特流。”這是真實的，我就是這樣。現在它說，“......你將硬件平臺描述導出到軟件開發套件（SDK）。”手冊說要遵循以下步驟：1.在PlanAhead
2020-03-23 09:19:10
ifourunderstanding不正確，并希望得到任何幫助和建議：1.我們將使用ISE Webpack生成比特流。2.然后我們將生成一個新文件，由SPI閃存使用，包含上一步中獲得的比特流。3.現在我們將使
2019-07-04 08:13:32
大家好我們正在考慮用400AN替換400A。從我收集的內容來看，我所要做的就是將新400AN的M0,1,2引腳設置為從內部SPI FLASH加載，我們可以在新的400AN中使用舊的現有400A比特流
2019-07-01 09:50:45
嗨，我是FPGA編程的小伙子所以請忍受我看似愚蠢的查詢。我需要存儲大約1MB長的位序列。它是一個恒定的比特流，在編程電路板時我會知道。我需要能夠從此流中一次讀出一位。我相信我需要將這個位序列放在板上
2019-06-14 06:35:24
你好我有一個在MIcroBlaze上運行linux的設計要求。我能夠在我的Virtex-7 FPGA上下載比特流（在Vivado 2014.4中生成）。我使用Impact來編程我的FPGA。我因此
2020-04-02 10:05:40
嗨，我有一個應用程序，我希望在下載到FPGA之前使用類似于data2mem的工具來在FPGA比特流中破解塊內存內容。FPGA可以是Virtex 6或Artix 7或Kintex 7。比特流未加密且未
2019-03-19 12:44:14
我在使用EDK 10.1中的微填充處理器在FPGA中下載比特流文件時遇到問題。我只是將Microblaze processsor比特串文件下載到FPGA中（斯巴達3a dsp）...連接的要求是什么？我有JTAG和一個串口....什么是stepi必須遵循。
2020-03-30 10:07:31
嗨，我有幾塊帶有Spartan 3器件的電路板，并希望將相同的比特流加載到所有電路板中。我應該選擇哪個端口在電路板和設備上使用？是否可以在JTAG配置模式下進行配置？謝謝。阿卜杜拉以上來自于谷歌翻譯
2019-01-10 11:15:42
嗨，我想嘗試色度重采樣器IP。所以我獲得了硬件評估許可證，以便在我的主板上進行測試。但是，在比特流生成過程中，我得到了：[Common 17-69]命令失敗：此設計包含一個或多個不允許生成比特流
2019-01-08 10:07:07
不支持比特流生成的內核：design_1_i / video_pipe / v_cresample_0（v_cresample版本3）design_1_i / video_pipe / v_osd_0
2018-12-06 11:30:56
嗨我有一個問題，我無法在我的spi flash中加載比特流，我在鏈中有兩個不同的FPGA。 Impact看到了單個FPGA及其Flash，但是我無法在比特流中加載它們。我試圖簡化鏈路繞過兩個附加
2020-03-23 08:47:52
'hdcp@2015.09'未經許可.IPCP功能在IP GUI上也不可用（灰顯）。忽略此嚴重警告后，我們能夠生成，合成，放置和路由知識產權。但無法生成比特流。錯誤是：[Common 17-69]命令失敗：此
2019-01-03 11:06:05
你好，我使用Vivado 2017.4;當我運行Synthesis和Implementation時，一切似乎都可以。但是，當我想生成比特流文件時，沒有任何錯誤消息發生。.runs / impl_l
2018-11-09 11:37:53
是否可以在比特流的開頭保留一些固定的地址空間來存儲一些易失性用戶數據（例如，一些用戶參數等）？我有Spansion閃存memorys25fl256，它在地址空間的底部有32個快速可擦除的4k字節塊
2020-08-11 07:12:06
嗨專家， 我正在使用spartan-6 FPGA進行多重啟動實驗。我發現位文件位于ug380上，如下圖所示。黃金比特流位于閃存的下部塊上，多重引導比特流位于閃存的較高塊上。 因此，如果我想使用保護區
2020-06-09 17:43:26
來自EMI12.4和13.3的比特流文件中的重要區別是什么？我從開始文件tosequence 0xF，交換和loadind到FPGA切換字節。來自12.4boot的比特流確定，但不是來自13.3。誰能幫我？
2020-06-12 14:04:57
輸入信號轉變成數字比特流的過程。當客戶在Σ-Δ調制器中繪制量化噪聲的頻譜時，將看到頻率越高時量化噪聲越密集。這是Σ-Δ ADC為眾人所知的臭名昭著的噪聲整形。為了降低量化噪聲，客戶將調制器輸出饋至低通濾波器。…
2022-11-16 07:43:35
你好，技術信息：董事會：ZCU104Vivado 2018.1附加日志文件約束文件附加確切的問題：將以下兩行添加到我的XDC文件中沒有做任何事情來防止組合循環錯誤[DRC LUTLP-1]阻止比特流
2018-11-09 11:42:44
嗨，我正在嘗試使用JTAG將比特流下載到ML507。平臺電纜變為綠色并檢測到JTAG鏈。問題是，我無法下載比特流。IMPACT報告：錯誤顯示在狀態寄存器中，釋放完成位不是1。SW3配置為：00010100希望有人可以提供幫助，安德烈log.txt 6 KB
2019-08-26 10:03:51
大家好，當我嘗試在本教程中生成比特流時：http://blog.idv-tech.com/2014/05/18
2018-10-24 15:31:25
你好我用vertex6購買評估板我下載ISE 12.1，安裝完整版，進行30天評估，獲得許可。但是，當我在XPS中生成比特流時，我得到：信息：安全性：65- 您的“ISE”許可僅供試用：安全：69-
2018-11-27 14:36:14
你好，我有ZCU102和ES2設備。是否可以在ES2中進行比特流加密？我使用的是Vivado 2016.4，我無法在工具 - >編輯設備屬性GUI中看到加密屬性。謝謝Kaushal
2019-10-08 10:39:23
你好！xc7a35t和xc7a50t設備的實際比特流大小是多少？在UG470 v1.7（在vivado 2014.1文檔導航器中標記為“最新”）中，只有標記為“初步估計”的數字。這些設備現在似乎幾乎完全支持，可能已經有最終數字了嗎？
2020-07-24 06:17:10
有沒有辦法改變比特流文件位于Vivado（2016.1）內的位置？我知道我可以在Tcl控制臺上輸入tcl命令“write_bitstream”（https://forums.xilinx.com
2020-05-12 09:23:20
reconfig。模塊加載在可重新配置的插槽內，一個帶有移位 - 右側模塊加載在可重新配置的插槽內）。部分設計正常工作，我能夠通過PCAP接口加載FPGA中的部分比特流。此外，我解碼了左移部分比特流，并
2020-06-04 08:52:24
嗨，我想問一下，如果設計文件和ISE項目設置保持不變，每次重新運行編譯過程時，我會得到相同的精確比特流，即Synthesis-> Mapping-> PNR-> BITGEN？謝謝
2019-03-15 14:31:57
本文闡述了IP 報文標識字段比特流隨機性的評價標準，通過對大量實測報文進行統計分析證明了比特流的匹配位置對隨機測度值有一定影響。結果表明，標識字段比特流隨機測度值
2009-08-04 08:20:05
19 MAX2548四波段、RF至比特流直接變頻接收器，設計用于1倍(3.84Mcps)和2倍(7.68Mcps) TDD-WCDMA系統,MAX2548采用獨特的RF至比特流架構
2011-04-22 19:17:41
1022 
Zynq開發板FPGA比特流文件可以通過三種途徑下載： 1. 利用SDK生成的FSBL.elf文件自動加載FPGA比特流配置文件，將比特流文件，FSBL.elf文件和u-boot.elf文件利用
2017-02-08 15:20:09895 通過分支和語法覆蓋提高質量并加速比特流分析 - 英特爾壓力比特流和編碼器（英特爾?SBE）
2018-11-01 06:30:002877 
電子發燒友網站提供《使用加密和身份驗證來保護UltraScale/UltraScale+ FPGA比特流.pdf》資料免費下載
2023-09-13 17:14:110 電子發燒友網站提供《使用加密保護7系列FPGA比特流.pdf》資料免費下載
2023-09-13 15:31:190
電子發燒友App
工商網監
評論