為了提高轉換效率，FPGA 系統的設計人員正在放棄使用線性調節器，轉而采用開關式 DC/DC轉換器。雖然開關式DC/DC 轉換器可以顯著提高效率，但設計復雜性也會相應提高，同時還會增加器件數量和封裝尺寸。對于高速 I/O 而言，最重要的問題在于開關式 DC/DC 轉換器可能會引入噪聲。

名為 PowerSoC 的新型 DC/DC 轉換器能夠最大程度地降低各種噪聲成分，而且其對高速 I/O 的供電性能可以比肩甚至超越線性調節器。

PowerSoC 由 Enpirion 公司于 2004 年推出，它將整個DC/DC 轉換器集成到單個 IC 封裝中，其中包括控制器、門驅動器、MOSFET 開關、高頻去耦以及最重要的電感器。大多數PowerSoC 只需要輸入和輸出濾波電容器，因此整個解決方案既簡單又小巧。

這種結構非常簡單的同步開關式DC/DC 轉換器由一對 MOSFET 開關、一個電感器和輸入、輸出濾波電容器組成。圖 1 顯示的是處于開關周期中的轉換器及其相關的直流 （DC） 和交流 （AC） 路徑。當 SW1 閉合（SW2開放），來自電源的電流經電感器流到負載，同時輸入和輸出濾波電容器對高頻交流電流進行“分流”。當SW2 閉合（SW1 開放），存儲在電感器中的能量在開關周期的后半程為負載繼續提供電流。開關的開閉和高頻 AC電流的流動會產生噪聲。

噪聲和降噪策略

步降 DC/DC 轉換器首先高效地將直流電壓轉換為交流電壓，然后用濾波器將其轉變成偽直流電壓。這一過程會產生四種類型的噪聲：轉換器直流輸出上的紋波噪聲、轉換器輸入電源上的紋波噪聲、輻射電磁噪聲、傳導電磁噪聲。

每種無源電氣器件除了自身的基本特性（電阻、電容、電感）以外，都有另外兩種寄生特性：比如對電容而言，就有等效串聯電阻 （ESR） 和等效串聯電感 （ESR）；對電阻而言，則有等效串聯電感和等效并聯電容。

輸出紋波是開關產生的高頻脈動直流經過輸出電容濾波后的副產物。圖 2 顯示了輸出濾波電容器的小信號模型以及模型中每個元素對輸出紋波波形所起的作用。請注意，輸出濾波電容器的 ESL 與 PCB 回流路徑走線的寄生電感和轉換器的內部寄生電感相結合，就構成了輸出濾波器環路的總 ESL。該 ESL 通過感應“振鈴”引起大量高頻尖峰。

大多數 DC/DC 轉換器供應商的產品說明書會提供低通濾波紋波波形，但一般無法可靠反應出給定應用PCB 板上測得的真實紋波情況。

要從根本上降低輸出紋波，您可降低紋波電流， 也可以降低電容的ESR 和 ESL 以及 PCB 走線的 ESL。提升開關頻率可降低給定電感值下的紋波電流，并允許采用尺寸更小的低ESR/ESL 陶瓷電容。但是，開關頻率升高會增大 MOSFET 開關的開關損耗，并給效率造成不利影響。

就如將電阻并聯可以降低總電阻一樣， 將多個電容器并聯可以降低ESR/ESL。但是增加電容器的數量會增加 PCB 上的 ESL，同時還會增加轉換器占用的 PCB 空間。

采用較小的濾波器組件（電感和電容）縮短 PCB 的長度可以起到控制PCB ESL 的作用。但遺憾的是，較小的電感通常會在不增加開關頻率的情況下增大紋波電流。

另一種方法是使用二級濾波，比如在 DC/DC 輸出濾波器和目標負載之間放置鐵氧體磁珠和電容。這種方法的缺陷在于更多的有損元件會影響調節性能并導致效率降低。

輸入電壓紋波

隨著 SW1 MOSFET 的開閉，來自電源 （VIN） 的電流會以接近矩形脈沖的波形流出。起伏時間非常短，僅為幾納秒。

與輸出濾波器電容 ESR 和 ESL以及 PCB 走線 ESL 生成輸出紋波的方式非常類似，輸入濾波器電容的ESR 和 ESL 以及電源 PCB 走線的ESL 也會產生輸入紋波。但是，輸入電流紋波的幅度卻要大得多，且電流隨時間變化也非常大（di/dt）。因此PCB 電感的影響會更加明顯，且輸入濾波器電容必須能夠承受更大的RMS 電流。這種高速開關的大電流也是傳導和輻射電磁噪聲 （EMI） 的主要來源。

與輸出濾波器電容相似，采用較高的開關頻率允許使用尺寸更小、ESR/ESL 更低的陶瓷輸入濾波器電容。但同樣需要注意開關損耗增大的問題。

降低開關損耗的策略之一是最大限度地減小輸入濾波器回路的寄生電感。實現的主要方法是讓濾波電容器盡量貼近 DC/DC 轉換器，并讓 PCB走線盡量短而寬。您應避免將輸入濾波電容器放置在 PCB 板的另一面，再用過孔將其與 DC/DC 轉換器相連。這樣會在電流環中產生大量電感。

發射電磁噪聲

發射電磁噪聲由輸入交流電流環中高速開關的大電流產生。回憶一下您所學過的電磁場課程，環形天線的輻射效率就是環半徑與輻射波長的函數。

這個等式用于計算出半徑為 r 的環形天線在波長為 λ 時的輻射功率；其中 η 為自由空間常數。請注意等式中環半徑 r8 和波長 λ4 的關系。因此，如果提高頻率允許使用較小的組件進而降低輸入電流環的半徑，那么這樣做的優勢還是很明顯的。

降低發射電磁噪聲 的最佳策略是縮小輸入交流環的半徑。您可以通過提升開關頻率從而使用較小尺寸的陶瓷濾波電容器來做到這點。在這里同樣需要注意由開關頻率升高而帶來的開關損耗增大問題。

傳導電磁噪聲

傳導電磁噪聲 有兩個主要來源：首先是來自輸入電壓軌的高速開關輸入電流，它可同時產生電源紋波（差分模式）EMI 和地彈（共模）EMI；另一個主要來源則是電感器磁通泄漏到電路板 PCB 走線上造成的耦合。

在這里，首選緩解策略是正確選擇輸入濾波電容器的尺寸，以提供高頻交流電流或對高頻交流電流進行濾波，從而盡量減小供電軌上的電流。

另外，應盡量減小輸入交流電流環路的寄生電感和 ESL。實現方法是盡量提高開關頻率，以便使用低 ESL的陶瓷電容器。這樣做可以縮小環路半徑。同樣，采用更高頻率會造成開關損耗增大。

再有，應盡量縮短并加寬輸入濾波電容器的 PCB 走線，從而降低走線電感。最后，使用帶屏蔽的電感器降低磁通泄漏。

利用 POWERSOC 降低噪聲

在生產 PowerSoC 器件的時候，Enpirion 使用專門的深亞微米高頻LDMOS 工藝不僅實現了低開關損耗，而且實現了控制、驅動和開關元件的完全集成。低開關損耗使高開關頻率（一般為 5MHz）的使用成為可能。

高密度、高磁導率、小尺寸的磁性材料能以低直流阻抗實現極低的交流損耗。這種磁性材料和磁結構具有自屏蔽特性，可降低磁通泄漏。在高開關頻率下可使用物理尺寸很小的電感器以及較小的輸入和輸出濾波電容器。這樣就可以實現極小的輸入和輸出交流環路，降低紋波和 EMI。

在封裝布局上，采用了可以進一步縮小輸入和輸出交流濾波器環路的設計，從而最大程度地降低了發射電磁噪聲、傳導電磁噪聲 和紋波。封裝設計還采用 RF 技術來最大程度地降低內部線路元件的寄生阻抗，從而將高頻交流電流約束在封裝內部。

圖 3 和圖 4 是 PowerSoC 和分立元件 DC/DC 轉換器設計之間的比較。

使用 POWERSOC 為ROCKETIO 供電

我們為賽靈思 Virtex?-5 開發板設計和制作了一個子卡。我們使用Enpirion 設備為開發板供電，并分別測量線性調節器、有二級濾波 PowerSoC和沒有二級濾波 PowerSoC 三種轉換方案的抖動情況。PowerSoC 在有二級濾波和沒有二級濾波情況下的抖動分別為 77.2 和 78.3 皮秒。線性調節器的抖動為 78 皮秒。

很明顯，Powe rSoC 是面向FPGA 設計人員的又一款功能強大的新工具。在從線性調節器電壓轉換器向更高效的開關式轉換器過渡的過程中， 采用這種器件能夠避免很多問題。PowerSoC 不僅具備線性調節器的小尺寸和易于設計的優勢，而且具有開關式轉換器的高效率特點，同時又可避免分立轉換器在噪聲和復雜性方面的不足。