隨著超大規模集成電路（VLSI）和現場可編程門陣列（FPGA）技術的發展，GPS接收機也正朝著小型化、高度集成化的方向發展。應用FPGA進行數字系統設計，不但能減小系統的體積，而且還能提高系統運行的可靠性。FPGA可使數字系統在線重新配置，設計更加靈活，且易于更改和升級［1-3］。更為重要的是，目前，Spartan3E系列現場可編程陣列中可以嵌入32位MicroBlaze軟核處理器。因此，利用FPGA完成GPS接收機中對實時性要求比較高的處理，由MicroBlaze完成GPS接收機中相應的控制以及運算工作，使得整個GPS接收機的功能實現在一個FPGA芯片內完成，這不僅提高了系統的抗干擾性能，而且為系統將來進行ASIC設計提供基礎。

現針對Xilinx MicroBlaze 軟核處理器的GPS 接收機系統的設計進行了深入的研究，給出了軟硬件的設計、存儲器空間的詳細設置方法。

1 嵌入式GPS 接收機系統的總體設計

嵌入式GPS接收機系統是基于Xilinx公司的Spartan?-3E Starter進行開發的。在嵌入式GPS接收機設計中，采用NJ1006A作為射頻前端；利用FPGA的邏輯單元執行相關處理；利用FPGA中的軟核處理器MicroBlaze執行基帶信號處理、位同步、幀同步以及導航解算功能；FPGA的邏輯部分和嵌入式軟核處理器之間通過處理器內部的片上外設總線（OPB）進行通信；從而，使得整個GPS接收機的中頻信號處理可以在一個FPGA芯片內完成。系統設計的總體框圖如圖1所示。

2 基于MicroBlaze的嵌入式GPS接收機設計

利用MicroBlaze 嵌入式處理器進行GPS 接收機系統設計主要包括兩大部分：系統硬件的構建和系統軟件的開發。

2.1 系統硬件框架的建立

在用Xilinx公司的FPGA進行嵌入式設計時，Xilinx公司提供嵌入式開發工具EDK。EDK提供了本地存儲器總線（LMB）、OPB總線接口，外部存儲器接口，同步動態隨機存儲器（SDRAM）控制器，閃速存儲器（Flash）控制器，串口中斷控制器，定時器以及其他一些外圍設備接口資源。這些接口都是以IP core的形式進行應用。用戶可以根據自己的實際需求通過IP core來建立一個完善的嵌入式處理器系統［4］，GPS接收機系統完整的硬件框架［5］如圖2所示。

2.2 系統軟件的開發

在嵌入式工具套件（XPS）中，嵌入式處理器硬件系統的構建由微處理器硬件規范（MHS）文件和微處理器外圍設備描述（MPD）文件定義；軟件系統結構由微處理器軟件規范（MSS）文件定義，其中，MHS 文件用于描述嵌入式處理器平臺FPGA 的硬件系統結構，主要定義當前平臺FPGA 設計的處理器類型、總線結構、外設接口、中斷處理和地址空間。MSS 文件用于完整描述嵌入式處理器平臺的FPGA 的軟件系統結構，主要定義當前平臺FPGA 設計的軟件庫、驅動程序和文件系統。其開發流程如圖3 所示。

3 嵌入式GPS接收機GPIO外設的程序設計

為了方便說明，下面以GPS 接收機中對外的用戶輸入/輸出（I/O）接口為例說明嵌入式開發的具體方法。在進行Microblaze 開發時可以把Microblaze 作為Top Module，那么在開發過程中，不需要使用ISE，只用嵌入式開發套件（EDK）。另外，也可以把Microblaze 作為Sub Module，這時，在ISE 工程中可以像調用諸如時鐘管理模塊（DCM）的IP Core一樣，調用Microblaze 軟核處理器。在本程序設計中利用XMD 調試時將Microblaze 作為Top Module 來設計，利用ISE和modelsim 進行仿真時Microblaze 作為Sub Module 來處理。本程序是在Xilinx 公司Spartan-3E STARTER KIT 開發板上進行設計和實現的。在進行本系統設計時，需要在MicroBlaze的OPB 總線上添加MDM（硬件調試模塊）和通用輸入/輸出驅動（General Purpose IO）。

在建立好硬件系統之后，對system.ucf文件進行引腳約束。在系統硬件建立完成后，MicroBlze產生的庫文件和頭文件，用戶可以直接進行調用，這些應用程序接口（API）函數都提供了調用接口，用戶只需給函數傳遞相應的實參即可對掛在總線上的設備進行操作。

為了驗證上面設計的程序正確與否，可以利用ISE 調用Modelsim 對其進行仿真。正如上面所述，此時需要將MicroBlaze 處理器當作一個IP core 添加到ISE 工程中，并在ISE 的頂層文件中編寫測試文件，為處理器的輸入信號提供激勵，輸出信號提供端口。測試文件編寫完成后，直接可以點擊ISE 中的Update Bitstream with Processor Data，隨后可以進行Modelsim 仿真。仿真中用到系統復位信號，時鐘信號sys_clk_pin 和fpga_0_LEDs_8Bit_GPIO_d_out_pin控制信號。時鐘周期與系統的主時鐘50 MHz是同步的，系統的復位電平為高電平復位。所以，在系統復位后，復位引腳保持低電平狀態。

4 軟件程序中各段空間配置的設計

在應用程序中良好正確的鏈接腳本文件是保證代碼高效執行的重要環節。為了滿足GPS接收機對實時性的要求，在設計中充分考慮各種存儲器自身的優勢，通過合理地設置鏈接腳本文件等措施來提高關鍵應用程序的執行效率。本系統鏈接文件各個段配置如表1表述，實驗表明，該配置可以較好地滿足系統實際運行要求。

5 程序設計和調試時注意的問題

在ISE 下，調用modelsim 進行仿真之前需要對ISE 庫進行編譯。

在ISE 下，把MicroBlaze 作為子模塊來調用進行仿真時，需要對EDK 庫進行編譯。

在ISE 下使用modelsim 進行仿真microblaze 軟核程序時，需要編寫測試文件。調試時，可以利用系統外掛的串口設備進行串口打印輸出，方便用戶對程序的調試和運行中間結果的觀察。

6 結語

研究了嵌入式GPS接收機的整體設計。給出了基于軟核處理器MicroBlaze的嵌入式開發過程，利用ISE和Modelsim對掛

在MicroBlaze處理器上的GPS接收機的GPIO接口進行仿真。將Xilinx 公司提供的IP core 和用戶定制的IP core 掛到

MicroBlze軟核上構建嵌入式GPS接收機系統，提高了系統的集成度，改善了系統的電磁兼容（EMC）性能，滿足了嵌入式GPS接收機系統的開發。