實驗一 Quartus II軟件的使用

　　一、 實驗目的

　　1、 通過一個簡單的3-8譯碼器的設計，掌握組合邏輯電路的設計方法。

　　2、 初步了解QUARTUSII原理圖輸入設計的全過程。

　　3、 掌握組合邏輯電路的靜態測試方法。

　　二、 實驗原理

　　3-8譯碼器具有三個輸入、八個輸出。當輸入信號按二進制方式的表示值為N時，輸出端標號為N的輸出端輸出高電平表示有信號產生，而其它則為低電平表示無信號產生。因為三個輸入端能產生的組合狀態有八種，所以輸出端在每種組合中僅有一位為高電平的情況下，能表示所有的輸入組合。其真值表如表1-1所示

　　輸入輸出

　　ABCD7D6D5D4D3D2D1D0

　　00000000001

　　00100000010

　　01000000100

　　01100001000

　　10000010000

　　10100100000

　　11001000000

　　11110000000

　　表1-1 三-八譯碼器真值表

　　譯碼器不需要像編碼器那樣用一個輸出端指示輸出是否有效。但可以在輸入中加入一個輸出使能端，用來指示是否將當前的輸入進行有效的譯碼，當使能端指示輸入信號無效或不用對當前信號進行譯碼時，輸出端全為高電平，表示無任何信號。本實驗設計中沒有考慮使能輸入端，自己設計時可以考慮加入使能輸入端時，自行進行相應的程序設計。

　　三、 實驗內容

　　在本實驗中，用三個撥動開關來表示三八譯碼器的三個輸入（A、B、C）；用八個LED來表示三八譯碼器的八個輸出（D0-D7）。通過輸入不同的值來觀察輸入的結果與三八譯碼器的真值表（表1-1）是否一致。實驗箱中的撥動開關與FPGA的接口電路如下圖1-1所示，當開關閉合（撥動開關的檔位在下方）時其輸出為低電平，反之輸出高電平。