近年來隨著 DSP 處理器技術的進步，越來越多的系統(tǒng)開

　　始傾向于采用多 DSP 并行處理的方式來構(gòu)建系統(tǒng)的信號處理

　　模塊。采用多 DSP 并行處理技術使系統(tǒng)具有很好的伸縮性和

　　靈活性［1］。由多處理器組成的陣列信號處理系統(tǒng)，使通信、

　　雷達、聲納進入數(shù)字化飛速發(fā)展的時代。

　　軟件調(diào)試是多 DSP 系統(tǒng)開發(fā)過程中的重要一環(huán)，軟件開

　　發(fā)周期和軟件質(zhì)量很大程度上依賴于開發(fā)人員所使用調(diào)試器

　　的性能及調(diào)試工具的完備程度［2］。因此，多 DSP 調(diào)試器的研

　　究對于多 DSP 系統(tǒng)的開發(fā)起著至關重要的作用。

　　通常，硬件仿真器是對 DSP 軟件進行調(diào)試的主要工具。

　　目前大多數(shù)的 DSP 和其相應的硬件仿真器都使用 JTAG（Joint

　　Test Action Group）調(diào)試接口，即標準測試訪問接口與邊界掃

　　描結(jié)構(gòu)。與 x86 等通用處理器系統(tǒng)中軟件調(diào)試器得到廣泛使

　　用的情況不同，用于 DSP 調(diào)試的軟件調(diào)試器很稀少，這是因

　　為 DSP 處理器資源有限，交叉調(diào)試常用的 GDB 等調(diào)試器一

　　般無法在 DSP 上工作。雖然硬件仿真器不占用 DSP 的片內(nèi)

　　資源，對 DSP 程序運行干擾很小，并且能夠獲取底層的硬件

　　信息，但是硬件仿真器也有許多缺點：

　　（1）JTAG 仿真器同時支持的 DSP 數(shù)量有限，調(diào)試多 DSP

　　并行的系統(tǒng)比較困難。JTAG 調(diào)試時將多個 DSP 串聯(lián)成一個

　　JTAG 鏈，鏈上的 DSP 數(shù)量有限。

　　（2）調(diào)試的實時性不強。受 JTAG 硬件接口的限制，調(diào)試

　　速度比較慢。JTAG 接口采用串行方式傳輸數(shù)據(jù)，速率一般只

　　有每秒幾十千位，當 JTAG 鏈上的設備較多時，通信帶寬由

　　鏈上的 DSP 共享，通信速率嚴重下降。

　　（3）硬件仿真器成本較高。