摘要：PCI-Express串行標準越來越廣泛地在計算機行業應用，作為芯片與芯片之間，系統與插卡之間，系統與系統之間的高速連接，由于不同設備可能由不同的廠商提供，為了保證設備之間可靠的互聯互通，必須對其接口進行一致性測試。同時高速串行信號容易對系統內部或者外部產生EMI輻射和干擾，PCIE標準定義了SSC(擴頻時鐘）來減少EMI，但是SSC如果使用不當的話也可能會影響接口互聯的可靠性。本文介紹如何根據PCIE的標準及其眾多的子標準定義的測試規范和分析方法進行一致性測試，同時討論如何對SSC(擴頻時鐘)進行驗證和分析。
關鍵詞：PCI-Express，PLL（鎖相環），時鐘恢復，眼圖，抖動，模板，SSC（擴頻時鐘）。
引言：隨著計算機及通訊設備的性能要求越來越高，傳統的低速的并行總線如PCI等的數據吞吐量已經無法滿足要求，PCI Sig組織聯合了一線的芯片廠商和測試測量儀器廠商制定了PCI-Express Rev1.0的規范，將串行數據速率提高到2.5Gbps,數據帶寬提高到32個Lane即80Gbps，而且明確要求對宣稱支持該規范的芯片和接口進行一致性測試，在PCI-Express Rev1.0A的規范實施后，PCI Sig又對規范進行了更新，Release了PCI-Express Rev1.1的規范，對抖動測試方法作了修改。同時，對于PCI-Express在不同環境上的實現，又制定了相應的子規范，如Base,CEM,Express module,cable等。最近，PCI Sig組織在討論和制定PCIE 2.0的規范，將數據速率提高到5Gbps.并制定了相應的眼圖和抖動分析方法. PCI-Express規范的不同版本及其子規范有合起來有9個以上，往往使測試工程在對不同的PCIE實現選擇何種標準無所適從。