為了更清楚的說(shuō)明BGA零件走線的處理，將以一系列圖標(biāo)說(shuō)明如下：
A. 將BGA由中心以十字劃分，VIA分別朝左上、左下、右上、右下方向打；十字可因走線需要做不對(duì)稱調(diào)整。
B. clock信號(hào)有線寬、線距要求，當(dāng)其R、C電路與CHIP同一面時(shí)請(qǐng)盡量以上圖方式處理。
C. USB信號(hào)在R、C兩端請(qǐng)完全并行走線。
D. by pass盡量由CHIP pin接至by pass再進(jìn)入plane。無(wú)法接到的by pass請(qǐng)就近下plane。
E.  BGA組件的信號(hào)，外三圈往外拉，并保持原設(shè)定線寬、線距；VIA可在零件實(shí)體及3MM placement禁置區(qū)間調(diào)整走線順序，如果走線沒(méi)有層面要求，則可以延長(zhǎng)而不做限制。內(nèi)圈往內(nèi)拉或VIA打在PIN與PIN正中間。另外，BGA的四個(gè)角落請(qǐng)盡量以表面層拉出，以減少角落的VIA數(shù)。 
F. BGA組件的信號(hào)，盡量以輻射型態(tài)向外拉出；避免在內(nèi)部回轉(zhuǎn)。

F_2 為BGA背面by pass的放置及走線處理。
 By pass盡量靠近電源pin。

F_3 為BGA區(qū)的VIA在VCC層所造成的狀況
 THERMAL VCC信號(hào)在VCC層的導(dǎo)通狀態(tài)。
 ANTI  GND信號(hào)在VCC層的隔開狀態(tài)。
因BGA的信號(hào)有規(guī)則性的引線、打VIA，使得電源的導(dǎo)通較充足。

F_4 為BGA區(qū)的VIA在GND層所造成的狀況
 THERMAL GND信號(hào)在GND層的導(dǎo)通狀態(tài)。
 ANTI  VCC信號(hào)在GND層的隔開狀態(tài)。
因BGA的信號(hào)有規(guī)則性的引線、打VIA，使得接地的導(dǎo)通較充足。

F_5 為BGA區(qū)的Placement及走線建議圖

以上所做的BGA走線建議，其作用在于：
1. 有規(guī)則的引線有益于特殊信號(hào)的處理，使得除表層外，其余走線層皆可以所要求的線寬、線距完成。
2. BGA內(nèi)部的VCC、GND會(huì)因此而有較佳的導(dǎo)通性。
3. BGA中心的十字劃分線可用于；當(dāng)BGA內(nèi)部電源一種以上且不易于VCC層切割時(shí)，可于走線層處理（40~80MIL），至電源供應(yīng)端。或BGA本身的CLOCK、或其它有較大線寬、線距信號(hào)順向走線。
4. 良好的BGA走線及placement，可使BGA自身信號(hào)的干擾降至最低。