什么是信號完整性？ 如果你發現，以前低速時代積累的設計經驗現在似乎都不靈了，同樣的設計，以前沒問題，可是現在卻無法工作，那么恭喜你，你碰到了硬件設計中最核心的問題：信號完整性。早一天遇到，對你來說是好事。在過去的低速時代，電平跳變時信號上升時間較長，通常幾個 ns。器件間的互連線不至于影響電路的功能，沒必要關心信號完整性問題。但在今天的高速時代，隨著 IC 輸出開關速度的提高，很多都在皮秒級，不管信號周期如何，幾乎所有設計都遇到了信號完整性問題。另外，對低功耗追求使得內核電壓越來越低， 1.2v 內核電壓已經很常見了。因此系統能容忍的噪聲余量越來越小，這也使得信號完整性問題更加突出。廣義上講，信號完整性是指在電路設計中互連線引起的所有問題，它主要研究互連線的電氣特性參數與數字信號的電壓電流波形相互作用后，如何影響到產品性能的問題。主要表現在對時序的影響、信號振鈴、信號反射、近端串擾、遠端串擾、開關噪聲、非單調性、地彈、電源反彈、衰減、容性負載、電磁輻射、電磁干擾等。信號完整性問題的根源在于信號上升時間的減小。即使布線拓撲結構沒有變化，如果采用了信號上升時間很小的 IC 芯片，現有設計也將處于臨界狀態或者停止工作。下面談談幾種常見的信號完整性問題。

　　多年前，在我開始研究信號完整性問題時也曾經有過這樣的疑問，隨著對信號完整性理解的深入，便沒有再仔細考慮。后來在產品開發過程中，朋友、同事經常向我提出這一問題。有些公司制作復雜電路板時，硬件總也調不通，于是找到我，當我解決了問題，并告訴他們，原因就在于沒有處理好信號完整性設計，負責開發的硬件工程師也會提出同樣的問題。他們通常的說法是：高速電路中會有問題，可是什么情況下必須進行專門的信號完整性設計？不斷的有人問我，我不得不作更深入的思考。說實話，這個問題很難回答，或者說他們這種問法很難回答。他們的意思可以解釋為，速度高了就要考慮信號完整性，低速板不存在這個問題，那總要有個臨界頻率，這個頻率是多少？有人曾提出過這樣的論點，當外部總線頻率超過 80MHz 時，就要進行專門的分析設計，低于這一頻率，不用考慮信號完整性問題。對這一論點，我不敢茍同。仔細分析，他們這種問法的背后是對信號完整性的一種誤解。如果必須有一個答案的話，我想答案應該是：只要信號畸變到了無法容忍的程度就要考慮信號完整性問題。呵呵，聽起來像是在胡說八道，不過這確實是能找到的最好的答案了。要想弄清這個問題，必須先了解信號完整性的實質到底是什么。產生信號完整性的原因很多，頻率（值得推敲，暫且借用提問者的說法）只不過是其中的一個而已，怎么能單單用頻率來強行地劃分界線！順便說一句，很多人說頻率的影響，其實這個詞很值得推敲：頻率到底指的是哪個部分的頻率？電路板上有主時鐘頻率，芯片內部主頻，外部總線帶寬，數字信號波形帶寬，電磁輻射頻率，影響信號完整性的頻率到底指的是哪一個？問題根源在于信號上升時間。如果你不是很理解，可以到于博士信號完整性研究網學習。信號完整性最原始的含義應該是：信號是否能保持其應該具有的波形。很多因素都會導致信號波形的畸變，如果畸變較小，對于電路板不會產生影響，可是如果畸變很大，就可能影響電路的功能。系統頻率（芯片內部主頻以及外部頻率）、電磁干擾、電源波紋噪聲，數字器件開關噪聲、系統熱噪聲等都會對信號產生影響，頻率并不具有特殊的地位，你不能把所有的注意力都放在頻率這個因素上。