DSP 芯片是專為高速信號(hào)處理而設(shè)計(jì)的， 由于采用了不同于普通單片機(jī)的體系結(jié)構(gòu)， 因而具有一些顯著的特點(diǎn)。2. 1 哈佛結(jié)構(gòu)傳統(tǒng)的馮諾伊曼（ Von-Neumann） 結(jié)構(gòu)由于具有單一公用的數(shù)據(jù)和指令總線， 因此在高速運(yùn)算時(shí)， 往往在傳輸通道上會(huì)出現(xiàn)瓶頸效應(yīng)。DSP 芯片內(nèi)部一般采用哈佛（Harvard） 結(jié)構(gòu)， 片內(nèi)至少有四套總線： 程序的數(shù)據(jù)總線與地址總線， 數(shù)據(jù)的數(shù)據(jù)總線與地址總線。這種分離的程序總線和數(shù)據(jù)總線， 可允許在一個(gè)機(jī)器周期內(nèi)同時(shí)獲取指令字（ 來(lái)自程序存儲(chǔ)器） 和操作數(shù)（ 來(lái)自數(shù)據(jù)存儲(chǔ)器） ， 從而提高了執(zhí)行速度。2. 2 硬件乘法器數(shù)字信號(hào)處理中最重要的一個(gè)基本運(yùn)算是乘法累加運(yùn)算， 也是最主要和最耗時(shí)的運(yùn)算， 因此單周期的硬件乘法器是 DSP 芯片實(shí)現(xiàn)快速運(yùn)算的保證。現(xiàn)代高性能的 DSP 芯片甚至具有兩個(gè)以上的硬件乘法器用以提高運(yùn)算速度。數(shù)據(jù)寬度也從 16 位增加到 32 位。2. 3 多個(gè)并行處理單元DSP 內(nèi)部一般都集成了多個(gè)處理單元， 如硬件乘法器 （MUL） 、累加器 （ACC） 、算術(shù)邏輯單元 （ ALU） 、輔助算術(shù)單元 （ARAU） 以及 DMA 控制器等。它們都可以并行地在同一個(gè)周期內(nèi)執(zhí)行不同的任務(wù)， 例如輔助算術(shù)單元能為下一次的運(yùn)算做好準(zhǔn)備， 適合于完成連續(xù)的乘加運(yùn)算。芯片內(nèi)部還包括有其他總線， 如 DMA 總線等， 可實(shí)現(xiàn)數(shù)據(jù)的后臺(tái)傳輸而幾乎不影響主 CPU 的性能的有FFT 的位反轉(zhuǎn)尋址， 語(yǔ)音的A 律、L律算法