0 引 言
　　在某新型機載武器系統的研制過程中，作為確保戰備部隊盡快掌握新裝備形成戰斗力的關鍵因素，需要設計一種能達到測試訓練目的的導彈仿真器。而該系統設計的核心任務是開發一套能夠模擬產生與彈載飛行控制組件進行同步ARINC-429（HB6096-86）信息交換、發送遙測數據、模擬產生時序邏輯控制信號、設置故障代碼并能進行故障模式處理等一系列對產品進行測試訓練工作的嵌入式組件。
　　1 系統框架設計
　　由于該組件為典型的彈載嵌入式系統，使用空間有限、環境條件苛刻，既要求系統運行穩定可靠，又要求具有較強的數據運算能力。綜合考慮設計需求，決定采用“DSP+可編程邏輯器件+429通訊接口+信號匹配及調理＋故障模擬裝置”作為系統的硬件總體框架。限于篇幅，本文只就DSP擴展電路、429通訊接口以及FPGA的邏輯功能加以介紹。系統硬件原理框圖如圖1所示。
　　
　　圖1 系統硬件原理框圖
　　1.1 DSP及擴展電路設計
　　選用TI公司98年推出的軍品級SMJ320F240數字信號處理器［1］，在高效軟件算法的配合下完全可以承擔嵌入式組件控制處理核心的任務。
　　SMJ320F240擴展電路包括時鐘電路、復位電路、數據存儲器擴展電路。SMJ320F240DSP的片內RAM為544字節，為滿足系統要求，在計算機板上外擴了32K的DRAM、DRAM采用cycrsj公司的cy7c199－25DMB，容量為32K、8位數據，讀出時間為25ns，將兩片32K、8位數據存儲器拼為32K、16位數據存儲器通過72LS00譯碼電路，將32K16位數據存儲器地址空間定為高32K，即8000～FFFF。
　　1.2 ARINC-429通訊接口設計
　　就一般的429通訊接口的設計方法而言，通常采用雙口RAM作為傳輸通道的數據緩沖器。但這種設計方法并不適用于本系統。因為上述設計方法只考慮了數據成批的實時傳輸，即429傳輸每幀數據均為20×32bit，一般的雙口RAM 緩沖區都很大，上下半區可以分別存放很多幀數據并成批的讀取，無法實時對每一幀數據進行處理，不符合交換信息協議對每幀數據實時處理這一要求。
　　針對系統的設計需求，采用新的設計思路，組建以F240、FPGA、DEI1016［2］為構架的智能通訊接口模塊。FPGA選用Altera公司的EPF10K20RC208器件，利用VHDL編寫邏輯模塊來開辟適當緩沖區為數據幀提供實時傳送的平臺，數據傳輸操作靠FPGA邏輯程序在后臺完成數據的發送接收，CPU則在前臺完成數據處理［3］。
　　數據通訊模塊的控制邏輯以F240提供的I/O操作信號IS和讀寫信號RD、WR以及地址A2、A1為輸入來為DEI1016產生操作信號。控制邏輯和F240同時監視DEI1016的RX1RDY、RX2RDY、TX429RDY等3個狀態信號以供軟件查詢和由控制邏輯產生INT中斷請求。
　　1.3 FPGA邏輯設計
　　在確定了依靠FPGA大規?？删幊踢壿嬈骷鳛镕240與DEI1016實時通訊的傳輸環節后，將FPGA邏輯程序劃分為5部分進行設計：CPU接口模塊、429芯片接口模塊、429數據發送緩沖區模塊、429數據接口緩沖區模塊、32位精確定時計數器模塊。邏輯框圖如圖2所示。
　　a） CPU接口模塊：充當FPGA內部各模塊與CPU（SMJ320F240）總線之間的橋梁。CPU把數據總線，地址總線，控制總線掛在CPU接口模塊上，CPU接口模塊通過地址譯碼分別選通FPGA內不同的模塊與CPU通訊。
　　b） 429芯片接口模塊：主要負責與429芯片DEI1016通訊，DEI1016的數據總線、控制總線連接到這個模塊上，該模塊根據不同的操作控制DEI1016的控制總線或者響應DEI1016的控制信號，同時通過并行數據總線發送（接收）DEI1016的數據。
　　c） 429數據發送緩沖區模塊：負責接收CPU傳過來的待發送的數據和發送啟動命令并把這些數據傳給429芯片接口模塊和啟動429芯片接口模塊的發送時序。該緩沖區能容納20個32位數據。
　　d） 429數據接收緩沖區模塊：負責響應429芯片接口模塊的接收數據中斷信號并把接收到的數據存在內部RAM中，CPU可以通過CPU接口模塊查詢429數據接收緩沖區已接收的數據個數并且可以隨時讀取緩沖區中的數據。該緩沖區能容納20個32位數。?