現(xiàn)場(chǎng)可編程門陣列（FPGA）器件以其靈活的可配置特性，可以很好地解決并行性和速度問題在數(shù)字信號(hào)領(lǐng)域得到廣泛地應(yīng)用,但要求使用VHDL 或VerilogHDL 語言進(jìn)行設(shè)計(jì)的難度較大。本文提出了一種采用FPGA 實(shí)現(xiàn)無限沖激響應(yīng)濾波器的設(shè)計(jì)方案。并以一個(gè)四階低通IIR 數(shù)字濾波器的實(shí)現(xiàn)為例,設(shè)計(jì)并完成軟硬件仿真與驗(yàn)證。結(jié)果表明,方法簡(jiǎn)單易行,能滿足設(shè)計(jì)要求。
在信息信號(hào)處理過程中，如對(duì)信號(hào)的過濾、檢測(cè)、預(yù)測(cè)等，都要使用到濾波器，數(shù)
字濾波器是數(shù)字信號(hào)處理中使用最廣泛的一種方法。常用的數(shù)字濾波器有無限長(zhǎng)單位脈沖響應(yīng)（IIR）濾波器和有限長(zhǎng)單位脈沖響應(yīng)（FIR）濾波器兩種[1], 其中IIR 濾波器輸出不僅與即時(shí)的輸入以及過去的輸入有關(guān),而且還與過去的輸出有關(guān)，反饋環(huán)路極易造成系統(tǒng)的不穩(wěn)定。在采用FPGA 器件實(shí)現(xiàn)數(shù)字濾波器時(shí)，與FIR 濾波器相比，設(shè)計(jì)和實(shí)現(xiàn)IIR 濾波器的算法更為復(fù)雜。但I(xiàn)IR 濾波器也具有多種優(yōu)越性，如IIR 濾波器可以利用模擬濾波器的設(shè)計(jì)成果，工作量相對(duì)較小；對(duì)于相同的設(shè)計(jì)指標(biāo)，它可以用較低的階數(shù)獲得高選擇性，所用存儲(chǔ)單元少，經(jīng)濟(jì)而效率高，在相同門級(jí)規(guī)模和相同時(shí)鐘速度下可以提供更好的帶外衰減特性。
本文采取了一種基于FPGA 的濾波器設(shè)計(jì)方法，可以使設(shè)計(jì)IIR 濾波器較為簡(jiǎn)單易行。