資料介紹
出于以下幾個原因,你可能會考慮使用FPGA來實(shí)現(xiàn)DSP解決方案。首先是為了提高性能,盡管今天的DSP處理器很快,并對許多DSP應(yīng)用來說很有用,但仍有一些應(yīng)用要求性能再進(jìn)一步提升,而FPGA提供了更高的性能。
例如,F(xiàn)PGA可以生成一個定制硬件設(shè)計(jì),從而控制邏輯能夠在硬件中實(shí)現(xiàn)。工程師將不必再利用精確的時鐘周期來實(shí)現(xiàn)控制功能。此外,通過裁減硬件架構(gòu),F(xiàn)PGA可以提供額外的性能。如果最重要的設(shè)計(jì)考慮因素是速度,那么可以在FPGA中設(shè)計(jì)完全并行的算法處理方案。今天,用FPGA來執(zhí)行DSP功能的最常見應(yīng)用之一是視頻處理。其它可從FPGA的更高性能中受益的應(yīng)用包括雷達(dá)、超聲波和高速調(diào)制解調(diào)器等。
使用FPGA進(jìn)行數(shù)字信號處理的另一個理由是今天的許多系統(tǒng)已經(jīng)包含了一個FPGA,用于協(xié)議轉(zhuǎn)換、膠合邏輯或一些其它系統(tǒng)功能。如果那個FPGA沒有被完全利用,那么把DSP功能加入其中可以為系統(tǒng)節(jié)約成本。而且如果標(biāo)準(zhǔn)發(fā)生改變,使用FPGA就不會有任何風(fēng)險(xiǎn)。FPGA的配置文件能夠像軟件那樣升級,盡管它們必須被存儲在系統(tǒng)的非易失性存儲器中。
當(dāng)用FPGA進(jìn)行設(shè)計(jì)時,如果有可能,最好堅(jiān)持使用定點(diǎn)數(shù)系統(tǒng)。這有幾個原因。首先,所有嵌入在FPGA中的邏輯(乘法器、累加器)已經(jīng)被設(shè)計(jì)成定點(diǎn)運(yùn)算單元,為FPGA用途而設(shè)計(jì)的大多數(shù)內(nèi)核也是如此。其次,浮點(diǎn)的實(shí)現(xiàn)很復(fù)雜,而且需要規(guī)模相當(dāng)大的硬件。在產(chǎn)品的開發(fā)成本或每單位成本中,浮點(diǎn)解決方案的費(fèi)用過高,因而可能不值得我們這樣做。最后,F(xiàn)PGA內(nèi)部的定點(diǎn)格式為用戶提供了足夠的靈活性,因?yàn)楸硎疽粋€數(shù)字的位數(shù)可以由用戶選擇,而且用戶可以在任何需要的地方設(shè)計(jì)舍位和進(jìn)位方式,從而使定點(diǎn)實(shí)現(xiàn)很實(shí)用。
當(dāng)決定在定點(diǎn)實(shí)現(xiàn)中應(yīng)該使用多少位數(shù)時,請記住每增加一位會使信噪比提高約6dB。
正如市面上有許多軟件,而且某些軟件比其它軟件更適合于不同的場合一樣,創(chuàng)建FPGA設(shè)計(jì)的方法也有許多種。第一種設(shè)計(jì)技術(shù)是使用IP核來進(jìn)行設(shè)計(jì)。這是最容易的技術(shù),因?yàn)閮?nèi)核已經(jīng)是設(shè)計(jì)好并經(jīng)過優(yōu)化的。該技術(shù)通常能提供最佳的結(jié)果,因?yàn)閷<以谠O(shè)計(jì)內(nèi)核時已經(jīng)針對應(yīng)用和FPGA架構(gòu)采用了最佳的實(shí)現(xiàn)方式。
今天的大多數(shù)內(nèi)核非常便于配置,例如,可選擇并行實(shí)現(xiàn)、串行實(shí)現(xiàn)或?qū)ΨQ操作。因此,我們很有可能找到可以滿足大部分需求的內(nèi)核。一些工具供應(yīng)商和FPGA供應(yīng)商甚至提供能夠使用傳統(tǒng)DSP系統(tǒng)設(shè)計(jì)軟件(諸如Matlab之類的工具)來實(shí)現(xiàn)的內(nèi)核,所以學(xué)習(xí)的過程并不是那么艱難。許多常見的內(nèi)核對用戶是免費(fèi)的,如FIR濾波器和乘法器。更為復(fù)雜的內(nèi)核通常需要許可費(fèi),在多數(shù)情況下,這是一次性費(fèi)用??偠灾绻O(shè)計(jì)人員缺乏FPGA設(shè)計(jì)經(jīng)驗(yàn)且能以適當(dāng)?shù)膬r(jià)格發(fā)現(xiàn)適合其需要的內(nèi)核,那么這種技術(shù)是最佳選擇。
尋找合適的內(nèi)核
然而,我們并不是總能找到一個可以滿足系統(tǒng)特定需求的內(nèi)核,或者,找到的內(nèi)核只能提供設(shè)計(jì)的部分功能。在這種情況下,設(shè)計(jì)人員有必要使用一種現(xiàn)有的HDL語言來設(shè)計(jì)硬件。傳統(tǒng)的HDL包括VHDL和Verilog。然而,C語言也正在演變成一種HDL,而且越來越多的工具開始支持C代碼的硬件綜合。HDL允許你完全定制自己的設(shè)計(jì),而且可以與IP核一起使用:IP核只是簡單地被HDL代碼“引用”或調(diào)用。在學(xué)習(xí)HDL時,設(shè)計(jì)人員還需要學(xué)會如何使用邏輯綜合儀,它讀取HDL代碼并將它們映射成實(shí)際的硬件。傳統(tǒng)的HDL,即VHDL和Verilog,有更好的支持工具,但可能要求設(shè)計(jì)人員學(xué)習(xí)新的東西。大多數(shù)DSP工程師已經(jīng)懂得C語言,但軟件支持不是那么強(qiáng)大,所以可能更難達(dá)到最優(yōu)的設(shè)計(jì)性能。
如果已經(jīng)決定用C語言作為HDL,那么重要的事情不僅是要復(fù)用已被用于DSP軟件實(shí)現(xiàn)的C代碼,而且要把它們映射到硬件中。這將產(chǎn)生一種非常欠優(yōu)化的實(shí)現(xiàn)結(jié)果。設(shè)計(jì)人員希望使用一種已經(jīng)熟悉的語言,只有在為了獲得這種便利性時才應(yīng)該采用C語言。代碼應(yīng)該在實(shí)現(xiàn)方案已經(jīng)確定之后再編寫,以便代碼能反映實(shí)現(xiàn)方案。在硬件中執(zhí)行并行操作既是有可能的,也是設(shè)計(jì)人員所期望的,而這在C語言中是不可能的,因?yàn)樗菫榧兇獍错樞驁?zhí)行的軟件而設(shè)計(jì)的。因此,已經(jīng)進(jìn)行了某些修改以允許C語言支持并行操作。在設(shè)計(jì)硬件之前,設(shè)計(jì)人員應(yīng)該學(xué)會如何在C語言中高效地編寫并行結(jié)構(gòu)。這些結(jié)構(gòu)因工具供應(yīng)商的不同而略有差別。
現(xiàn)在,你可以開始在FPGA中實(shí)現(xiàn)DSP功能了。在實(shí)現(xiàn)你的設(shè)計(jì)時要記住以下最重要的事情:
1)學(xué)習(xí)你選中的FPGA的架構(gòu)和特性,在決定實(shí)現(xiàn)方案時努力利用它們。
2)了解DSP應(yīng)用的性能需求。要了解的最重要指標(biāo)包括:采樣率、采樣的位分辨率和系數(shù)、濾波器的級數(shù)或傅立葉變換(FFT)的數(shù)據(jù)點(diǎn)數(shù)。
3)根據(jù)性能需求決定FPGA架構(gòu)。
4)在實(shí)現(xiàn)設(shè)計(jì)時,要記住利用FPGA架構(gòu)。
?
例如,F(xiàn)PGA可以生成一個定制硬件設(shè)計(jì),從而控制邏輯能夠在硬件中實(shí)現(xiàn)。工程師將不必再利用精確的時鐘周期來實(shí)現(xiàn)控制功能。此外,通過裁減硬件架構(gòu),F(xiàn)PGA可以提供額外的性能。如果最重要的設(shè)計(jì)考慮因素是速度,那么可以在FPGA中設(shè)計(jì)完全并行的算法處理方案。今天,用FPGA來執(zhí)行DSP功能的最常見應(yīng)用之一是視頻處理。其它可從FPGA的更高性能中受益的應(yīng)用包括雷達(dá)、超聲波和高速調(diào)制解調(diào)器等。
使用FPGA進(jìn)行數(shù)字信號處理的另一個理由是今天的許多系統(tǒng)已經(jīng)包含了一個FPGA,用于協(xié)議轉(zhuǎn)換、膠合邏輯或一些其它系統(tǒng)功能。如果那個FPGA沒有被完全利用,那么把DSP功能加入其中可以為系統(tǒng)節(jié)約成本。而且如果標(biāo)準(zhǔn)發(fā)生改變,使用FPGA就不會有任何風(fēng)險(xiǎn)。FPGA的配置文件能夠像軟件那樣升級,盡管它們必須被存儲在系統(tǒng)的非易失性存儲器中。
當(dāng)用FPGA進(jìn)行設(shè)計(jì)時,如果有可能,最好堅(jiān)持使用定點(diǎn)數(shù)系統(tǒng)。這有幾個原因。首先,所有嵌入在FPGA中的邏輯(乘法器、累加器)已經(jīng)被設(shè)計(jì)成定點(diǎn)運(yùn)算單元,為FPGA用途而設(shè)計(jì)的大多數(shù)內(nèi)核也是如此。其次,浮點(diǎn)的實(shí)現(xiàn)很復(fù)雜,而且需要規(guī)模相當(dāng)大的硬件。在產(chǎn)品的開發(fā)成本或每單位成本中,浮點(diǎn)解決方案的費(fèi)用過高,因而可能不值得我們這樣做。最后,F(xiàn)PGA內(nèi)部的定點(diǎn)格式為用戶提供了足夠的靈活性,因?yàn)楸硎疽粋€數(shù)字的位數(shù)可以由用戶選擇,而且用戶可以在任何需要的地方設(shè)計(jì)舍位和進(jìn)位方式,從而使定點(diǎn)實(shí)現(xiàn)很實(shí)用。
當(dāng)決定在定點(diǎn)實(shí)現(xiàn)中應(yīng)該使用多少位數(shù)時,請記住每增加一位會使信噪比提高約6dB。
正如市面上有許多軟件,而且某些軟件比其它軟件更適合于不同的場合一樣,創(chuàng)建FPGA設(shè)計(jì)的方法也有許多種。第一種設(shè)計(jì)技術(shù)是使用IP核來進(jìn)行設(shè)計(jì)。這是最容易的技術(shù),因?yàn)閮?nèi)核已經(jīng)是設(shè)計(jì)好并經(jīng)過優(yōu)化的。該技術(shù)通常能提供最佳的結(jié)果,因?yàn)閷<以谠O(shè)計(jì)內(nèi)核時已經(jīng)針對應(yīng)用和FPGA架構(gòu)采用了最佳的實(shí)現(xiàn)方式。
今天的大多數(shù)內(nèi)核非常便于配置,例如,可選擇并行實(shí)現(xiàn)、串行實(shí)現(xiàn)或?qū)ΨQ操作。因此,我們很有可能找到可以滿足大部分需求的內(nèi)核。一些工具供應(yīng)商和FPGA供應(yīng)商甚至提供能夠使用傳統(tǒng)DSP系統(tǒng)設(shè)計(jì)軟件(諸如Matlab之類的工具)來實(shí)現(xiàn)的內(nèi)核,所以學(xué)習(xí)的過程并不是那么艱難。許多常見的內(nèi)核對用戶是免費(fèi)的,如FIR濾波器和乘法器。更為復(fù)雜的內(nèi)核通常需要許可費(fèi),在多數(shù)情況下,這是一次性費(fèi)用??偠灾绻O(shè)計(jì)人員缺乏FPGA設(shè)計(jì)經(jīng)驗(yàn)且能以適當(dāng)?shù)膬r(jià)格發(fā)現(xiàn)適合其需要的內(nèi)核,那么這種技術(shù)是最佳選擇。
尋找合適的內(nèi)核
然而,我們并不是總能找到一個可以滿足系統(tǒng)特定需求的內(nèi)核,或者,找到的內(nèi)核只能提供設(shè)計(jì)的部分功能。在這種情況下,設(shè)計(jì)人員有必要使用一種現(xiàn)有的HDL語言來設(shè)計(jì)硬件。傳統(tǒng)的HDL包括VHDL和Verilog。然而,C語言也正在演變成一種HDL,而且越來越多的工具開始支持C代碼的硬件綜合。HDL允許你完全定制自己的設(shè)計(jì),而且可以與IP核一起使用:IP核只是簡單地被HDL代碼“引用”或調(diào)用。在學(xué)習(xí)HDL時,設(shè)計(jì)人員還需要學(xué)會如何使用邏輯綜合儀,它讀取HDL代碼并將它們映射成實(shí)際的硬件。傳統(tǒng)的HDL,即VHDL和Verilog,有更好的支持工具,但可能要求設(shè)計(jì)人員學(xué)習(xí)新的東西。大多數(shù)DSP工程師已經(jīng)懂得C語言,但軟件支持不是那么強(qiáng)大,所以可能更難達(dá)到最優(yōu)的設(shè)計(jì)性能。
如果已經(jīng)決定用C語言作為HDL,那么重要的事情不僅是要復(fù)用已被用于DSP軟件實(shí)現(xiàn)的C代碼,而且要把它們映射到硬件中。這將產(chǎn)生一種非常欠優(yōu)化的實(shí)現(xiàn)結(jié)果。設(shè)計(jì)人員希望使用一種已經(jīng)熟悉的語言,只有在為了獲得這種便利性時才應(yīng)該采用C語言。代碼應(yīng)該在實(shí)現(xiàn)方案已經(jīng)確定之后再編寫,以便代碼能反映實(shí)現(xiàn)方案。在硬件中執(zhí)行并行操作既是有可能的,也是設(shè)計(jì)人員所期望的,而這在C語言中是不可能的,因?yàn)樗菫榧兇獍错樞驁?zhí)行的軟件而設(shè)計(jì)的。因此,已經(jīng)進(jìn)行了某些修改以允許C語言支持并行操作。在設(shè)計(jì)硬件之前,設(shè)計(jì)人員應(yīng)該學(xué)會如何在C語言中高效地編寫并行結(jié)構(gòu)。這些結(jié)構(gòu)因工具供應(yīng)商的不同而略有差別。
現(xiàn)在,你可以開始在FPGA中實(shí)現(xiàn)DSP功能了。在實(shí)現(xiàn)你的設(shè)計(jì)時要記住以下最重要的事情:
1)學(xué)習(xí)你選中的FPGA的架構(gòu)和特性,在決定實(shí)現(xiàn)方案時努力利用它們。
2)了解DSP應(yīng)用的性能需求。要了解的最重要指標(biāo)包括:采樣率、采樣的位分辨率和系數(shù)、濾波器的級數(shù)或傅立葉變換(FFT)的數(shù)據(jù)點(diǎn)數(shù)。
3)根據(jù)性能需求決定FPGA架構(gòu)。
4)在實(shí)現(xiàn)設(shè)計(jì)時,要記住利用FPGA架構(gòu)。
?
下載該資料的人也在下載
下載該資料的人還在閱讀
更多 >
- 基于FPGA和DSP的機(jī)載圖形顯示系統(tǒng) 36次下載
- FPGA設(shè)計(jì)經(jīng)驗(yàn)技巧,用數(shù)學(xué)思維來簡化設(shè)計(jì)邏輯!資料下載
- 如何使用FPGA和DSP實(shí)現(xiàn)數(shù)字視頻消像旋系統(tǒng)的設(shè)計(jì) 10次下載
- 如何使用FPGA和DSP進(jìn)行高精度數(shù)字電源數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)的資料概述 20次下載
- 如何使用FPGA和DSP進(jìn)行微小型捷聯(lián)慣導(dǎo)系統(tǒng)的設(shè)計(jì) 10次下載
- FPGA為DSP應(yīng)用提供的可重配置解決方案 0次下載
- 基于DSP的FPGA配置方法研究與實(shí)現(xiàn) 36次下載
- 基于FPGA和DSP的微小型捷聯(lián)慣導(dǎo)系統(tǒng)的設(shè)計(jì) 78次下載
- 融合DSP設(shè)計(jì)與FPGA硬件實(shí)現(xiàn) 225次下載
- TD-SCDMA系統(tǒng)基帶處理的DSP+FPGA實(shí)現(xiàn)方案 60次下載
- 用可再配置FPGA實(shí)現(xiàn)DSP功能
- FPGA的DSP應(yīng)用
- FPGA實(shí)現(xiàn)DSP應(yīng)用
- 基于FPGA和DSP的光纖信號實(shí)時處理系統(tǒng)
- Altera公司用FPGA做DSP算法的工具
- 實(shí)現(xiàn)ARM和DSP或協(xié)處理器的通信和協(xié)同工作,有什么解決方案和實(shí)現(xiàn)指南 1750次閱讀
- 基于FPGA解決方案的SOPC技術(shù)實(shí)現(xiàn)二維條碼識別系統(tǒng)的設(shè)計(jì) 2233次閱讀
- 如何利用FPGA技術(shù)來解決DSP的設(shè)計(jì)難題? 2016次閱讀
- 關(guān)于多電壓軌FPGA和DSP應(yīng)用的電源解決方案全解 1229次閱讀
- 如何利用LUT來實(shí)現(xiàn)FPGA中的DSP功能 1.2w次閱讀
- 用FPGA來實(shí)現(xiàn)控制電阻的提供的設(shè)計(jì)過程 3939次閱讀
- FPGA會取代DSP嗎?FPGA與DSP區(qū)別介紹 3.6w次閱讀
- 一種基于DSP+FPGA視頻圖像采集處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn) 4949次閱讀
- 基于FPGA的嵌入式Linux操作系統(tǒng)解決方案 6310次閱讀
- FPGA功率損耗與低功耗設(shè)計(jì)的實(shí)現(xiàn) 1435次閱讀
- FPGA與單片機(jī)實(shí)現(xiàn)數(shù)據(jù)串行通信的解決方案 1.1w次閱讀
- 讓DSP工程師轉(zhuǎn)行FPGA開發(fā)的兩大理由 6639次閱讀
- FPGA+DSP的高速通信接口設(shè)計(jì)與實(shí)現(xiàn) 7763次閱讀
- 一種基于DSP的視頻監(jiān)控系統(tǒng)解決方案 3440次閱讀
- 用插值查找表實(shí)現(xiàn)FPGA的DSP功能 2077次閱讀
下載排行
本周
- 1DC電源插座圖紙
- 0.67 MB | 3次下載 | 免費(fèi)
- 2AN-1267: 使用ADSP-CM408F ADC控制器的電機(jī)控制反饋采樣時序
- 1.41MB | 3次下載 | 免費(fèi)
- 3AN158 GD32VW553 Wi-Fi開發(fā)指南
- 1.51MB | 2次下載 | 免費(fèi)
- 4AN148 GD32VW553射頻硬件開發(fā)指南
- 2.07MB | 1次下載 | 免費(fèi)
- 5AN111-LTC3219用戶指南
- 84.32KB | 次下載 | 免費(fèi)
- 6AN153-用于電源系統(tǒng)管理的Linduino
- 1.38MB | 次下載 | 免費(fèi)
- 7AN-283: Σ-Δ型ADC和DAC[中文版]
- 677.86KB | 次下載 | 免費(fèi)
- 8SM2018E 支持可控硅調(diào)光線性恒流控制芯片
- 402.24 KB | 次下載 | 免費(fèi)
本月
- 1ADI高性能電源管理解決方案
- 2.43 MB | 450次下載 | 免費(fèi)
- 2免費(fèi)開源CC3D飛控資料(電路圖&PCB源文件、BOM、
- 5.67 MB | 138次下載 | 1 積分
- 3基于STM32單片機(jī)智能手環(huán)心率計(jì)步器體溫顯示設(shè)計(jì)
- 0.10 MB | 130次下載 | 免費(fèi)
- 4使用單片機(jī)實(shí)現(xiàn)七人表決器的程序和仿真資料免費(fèi)下載
- 2.96 MB | 44次下載 | 免費(fèi)
- 5美的電磁爐維修手冊大全
- 1.56 MB | 24次下載 | 5 積分
- 6如何正確測試電源的紋波
- 0.36 MB | 18次下載 | 免費(fèi)
- 7感應(yīng)筆電路圖
- 0.06 MB | 10次下載 | 免費(fèi)
- 8萬用表UT58A原理圖
- 0.09 MB | 9次下載 | 5 積分
總榜
- 1matlab軟件下載入口
- 未知 | 935121次下載 | 10 積分
- 2開源硬件-PMP21529.1-4 開關(guān)降壓/升壓雙向直流/直流轉(zhuǎn)換器 PCB layout 設(shè)計(jì)
- 1.48MB | 420062次下載 | 10 積分
- 3Altium DXP2002下載入口
- 未知 | 233088次下載 | 10 積分
- 4電路仿真軟件multisim 10.0免費(fèi)下載
- 340992 | 191367次下載 | 10 積分
- 5十天學(xué)會AVR單片機(jī)與C語言視頻教程 下載
- 158M | 183335次下載 | 10 積分
- 6labview8.5下載
- 未知 | 81581次下載 | 10 積分
- 7Keil工具M(jìn)DK-Arm免費(fèi)下載
- 0.02 MB | 73810次下載 | 10 積分
- 8LabVIEW 8.6下載
- 未知 | 65988次下載 | 10 積分
評論