隨著新型SoC（片上系統）設計的成本和復雜性的不斷提高，現場可編程門陣列（FPGA）原型技術正日益成為SoC新項目的重要組成部分，甚至是至關重要的組成部分。通過提供一種更快到達硬件的方法，FPGA原型設計允許硬件驗證和軟件工作更早地開始，在第一個硅之前，有效地流水線設計過程。現代可重新編程的FPGA是靈活多樣的計算和原型平臺-易于重新配置開發系統以測試總體設計中的連續過程，這為開發人員提供了一個主要優勢，并在承諾生產成本高昂的ASIC之前對設計充滿信心。在FPGA中的原型設計也允許調試和可觀察性技術，否則將不可用，例如直接在FPGA結構中插入信號探針。然而，通過將SOC實現到FPGA中實現原型，確實存在一些需要考慮的獨特挑戰。在將SOC設計映射到FPGA上時，底層的FPGA架構和資源提供了限制和可能性。

　　在FPGA中，幾乎不可能達到所實現的IP在硅中的預期速度。由于各種因素（如插針多路復用），多FPGA設計中的最大頻率傳統上被限制在遠低于FPGA結構限制的速度。

　　在過去，由于ARM內核更小，系統也不那么復雜，通常可以將整個系統安裝到單個FPGA上。目前，即使考慮到現代FPGA平臺上可用的容量和各種資源的大幅增加，以及當前對更強大的應用處理器和更大的ASSP的需求，構成一個系統的所有構建塊可能并不總是適合于一個FPGA，即使在商業上使用最大的FPGA也是如此。書寫時貼上標簽。因此，有時有必要將設計分解成更小的塊，并將它們安裝到幾個連接的FPGA中。這就提出了如何在多個FPGA上對系統或設計進行最佳分區的附加問題。

　　在本白皮書中，我們討論了ARMCortex（使用FPGA平臺的類處理器）原型設計時遇到的常見問題。我們展示了如何將ARM處理器IP應用于FPGA中的實現，并給出了如何在多個FPGA中對系統進行分區的指導原則。FPGA平臺、板和工具因供應商和版本而異。對于這些文件和支持，建議直接聯系相關供應商。