我們知道，FPGA是易失性的。硬件配置，即把HDL代碼下載到FPGA芯片中，才能進(jìn)行下一步的調(diào)試。

　　FPGA的配置過程：初始化→清空配置存儲(chǔ)器→加載配置數(shù)據(jù)→CRC錯(cuò)誤檢查→START-UP

　　配置電路分類（根據(jù)FPGA芯片能否主動(dòng)加載配置數(shù)據(jù)）：

　　FPGA配置方式靈活多樣，根據(jù)芯片是否能夠自己主動(dòng)加載配置數(shù)據(jù)分為主模式、從模式以及JTAG模式。

　　Xilinx FPGA 的常用配置模式有5 類：主串模式、從串模式、Select MAP 模式、Desktop 配置和直接SPI 配置。

　　（1） 主模式

　　典型的主模式都是加載片外非易失（ 斷電不丟數(shù)據(jù)） 性存儲(chǔ)器中的配置比特流，配置所需的時(shí)鐘信號(hào)（ 稱為CCLK） 由FPGA內(nèi)部產(chǎn)生，且FPGA控制整個(gè)配置過程。

　　在主模式下，F(xiàn)PGA上電后，自動(dòng)將配置數(shù)據(jù)從相應(yīng)的外存儲(chǔ)器讀入到SRAM中，實(shí)現(xiàn)內(nèi)部結(jié)構(gòu)映射；主模式根據(jù)比特流的位寬又可以分為：串行模式（ 單比特流） 和并行模式（ 字節(jié)寬度比特流） 兩大類。如：主串行模式、主SPI Flash 串行模式、內(nèi)部主SPI Flash串行模式、主BPI 并行模式以及主并行模式?

　（2） 從模式

　　從模式需要外部的主智能終端（ 如處理器、微控制器或者DSP等） 將數(shù)據(jù)下載到FPGA中，其最大的優(yōu)點(diǎn)就是FPGA 的配置數(shù)據(jù)可以放在系統(tǒng)的任何存儲(chǔ)部位，包括：Flash、硬盤、網(wǎng)絡(luò)，甚至在其余處理器的運(yùn)行代碼中。

　　在從模式下，F(xiàn)PGA 作為從屬器件，由相應(yīng)的控制電路或微處理器提供配置所需的時(shí)序，實(shí)現(xiàn)配置數(shù)據(jù)的下載。從模式也根據(jù)比特流的位寬不同分為串、并模式兩類，具體包括：從串行模式、JTAG模式和從并行模式三大類。