易靈思Programmer工具的配置模式過程分析
易靈思Trion FPGA的配置模塊主要由CBUS[2:0]、SS_N和TEST_N幾個信號控制。FPGA進入用戶模式前不要對這幾個信號進行翻轉。
目前易靈思的Programmer工具只支持PS x1模式，x2及更高位寬需要通過外部微處理器，如MCU來操作。
為了保證配置成功，微處理器在發送完最一個配置數據之后，在Trion最好再連續發送100個時鐘。實際上也確實有客戶因為沒有拉時鐘而啟動不了的情況。
目前測試PS x4模式。時鐘為30MHz，tCRESET_N拉低790ns,tDMIN為2us,數據配置完成后又繼續發送時鐘100個以上。可以啟動。用時104ms
另外要提下數據順序問題，實際在發送過程是依次發送的。
整體配置過程波形如下，SS_N有時會有很多毛刺，時鐘之間也會有一些持續拉高的地址，但都不影響。
審核編輯：gt
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
FPGA
+關注
關注
1643文章
21983瀏覽量
614659 -
易靈思
+關注
關注
5文章
55瀏覽量
5162
原文標題：易靈思FPGA PS配置模式
文章出處：【微信號：gh_ea2445df5d2a，微信公眾號：FPGA及視頻處理】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
熱點推薦
易靈思（Elitestek）FPGA編程器功能特點及驅動安裝方法
1 產品簡介 EFINIX FPGA JTAG下載器是針對易靈思FPGA的編程、調試線纜，能夠兼容易靈思開發軟件Efinity
發表于 03-09 09:25
?3148次閱讀
易靈思FPGA PS配置模式--v7
文件。注意修改Bitstream生成模式時，不需要進行工程的全編譯，只需運行最后一步數據流生成即可。 PS配置啟動過程 這里以X1模式為例，PS的配
易靈思推Trion Titanium FPGA，采用 “Quantum? 計算架構”
Trion Titanium FPGA 是基于16納米工藝節點，并采用易靈思的 “Quantum? 計算架構”。
發表于 07-20 17:01
?1601次閱讀
易靈思JTAG寫入Flash工程的創建過程和燒寫操作
易靈思在通過JTAG寫入Flash時，需要手動創建一個打通JTAG到Flash的bridge,這里我們來介紹下工程創建過程和燒寫操作。
易靈思MIPI CSI自環調試步驟
最近在幫助客戶分析MIPI的問題，所以有此總結。第一次使用MIPI的人可能不知道怎么在易靈思平臺上下手，今天我們來分享下MIPI的調試過程。
易靈思FPGA軟件更新的節奏，也許能磨出一個好產品
一個好的產品，必須不斷地改進，不斷地否定自己，不斷地革命，不斷地優化自己，才能做到最好。以國產易靈思的FPGA工具鏈：Efinity為例，Elitestek（
易靈思RAM使用--Update3
易靈思RAM在使用時可以會遇到一些問題，這里把常用的問題總結下。 1、ram初始化文件路徑是工程路徑 在對ram進行初始化時需要指定文件路徑，這里要注意'/'的方向。 （1）如果文件放在工程目錄
易靈思Trion FPGA PS配置模式--update(6)
文件。注意修改Bitstream生成模式時，不需要進行工程的全編譯，只需運行最后一步數據流生成即可。 PS配置啟動過程 這里以X1模式為例，PS的配
易靈思FPGA產品的主要特點
近年來，全球半導體供應鏈屢受挑戰，芯片短缺問題一度對行業產生深遠影響。易靈思通過優化供應鏈管理、強化產能規劃，確保客戶的FPGA需求得到及時滿足。面向工業控制、機器視覺、醫療影像、消費電子、汽車智駕等一眾終端領域，
工商網監
評論