第1章  數(shù)字邏輯基礎(chǔ) 
1.1  數(shù)字電路概述 
1.1.1  數(shù)字信號(hào)與模擬信號(hào) 
1.1.2  數(shù)字電路與邏輯代數(shù) 
1.1.3  數(shù)字技術(shù)與數(shù)字系統(tǒng) 
1.2  數(shù)制與編碼 
1.2.1  數(shù)制與十進(jìn)制數(shù)的表示 
1.2.2  二進(jìn)制數(shù)的表示與特點(diǎn) 
1.2.3  任意進(jìn)制數(shù)的表示 
1.2.4  數(shù)制與數(shù)制間的轉(zhuǎn)換 
※1.2.5  有符號(hào)的二進(jìn)制數(shù)表示方法 
※1.2.6  數(shù)碼和字符的代碼表示 
1.3  數(shù)字器件與邏輯符號(hào) 
1.3.1  “與”邏輯與“與”門(mén)電路 
1.3.2  “或”邏輯與“或門(mén)”電路 
1.3.3  “非”邏輯與“非門(mén)”電路 
1.3.4  復(fù)合邏輯運(yùn)算及其邏輯門(mén) 
1.4  邏輯代數(shù)基礎(chǔ) 
1.4.1  邏輯函數(shù) 
1.4.2  邏輯代數(shù)基本公式、定理和規(guī)則 
1.4.3  邏輯函數(shù)的表達(dá)式 
1.4.4  邏輯函數(shù)的公式化簡(jiǎn)法 
1.4.5  邏輯函數(shù)的卡諾圖化簡(jiǎn)法 
1.4.6   含有無(wú)關(guān)項(xiàng)的邏輯函數(shù)的化簡(jiǎn) 
※1.5  基本門(mén)電路的應(yīng)用舉例 
1.5.1  應(yīng)用1．“非”門(mén)收音機(jī) 
1.5.2  應(yīng)用2．“與非”門(mén)在無(wú)頻閃調(diào)光臺(tái)燈中的應(yīng)用 
1.5.3  應(yīng)用3．用“非”門(mén)構(gòu)成的正弦波發(fā)生器 
本章小結(jié) 
思考題與習(xí)題 
 第2章  集成門(mén)電路 
2.1  概述 
2.2  CMOS門(mén)電路 
2.2.1  CMOS門(mén)電路的構(gòu)成 
2.2.2  CMOS門(mén)電路的外部特性 
2.2.3  4000系列的CMOS集成電路使用說(shuō)明 
2.2.4  高速、超高速CMOS電路 
2.3  雙極型門(mén)電路 
2.3.1  LSTTL與非、或非門(mén)電路 
2.3.2  LSTTL門(mén)電路的外部特性 
※2.3.3  普通的TTL門(mén)電路和其他類型的雙極型集成門(mén)電路 
2.4  BiCMOS門(mén)電路結(jié)構(gòu) 
2.4.1  BiCMOS門(mén)電路結(jié)構(gòu) 
2.4.2  BiCMOS反相器的外部特性 
2.5  集成門(mén)電路的應(yīng)用舉例 
2.5.1  集成門(mén)電路的使用常識(shí) 
2.5.2  LSTTL、CMOS接口電路 
※2.6  集成門(mén)電路應(yīng)用舉例 
2.6.1  應(yīng)用1. 利用CC4011“與非門(mén)”設(shè)計(jì)制作“搶答器” 
2.6.2  應(yīng)用2. 利用“與非”門(mén)設(shè)計(jì)制作燈頭“聲光控節(jié)能開(kāi)關(guān)” 
本章小結(jié) 
思考題與習(xí)題 
第3章  組合邏輯電路 
3.1  概述 
3.1.1  組合邏輯電路的分析 
3.1.2  組合邏輯電路的設(shè)計(jì) 
3.1.3  組合邏輯電路設(shè)計(jì)中應(yīng)注意的問(wèn)題 
3.2  算術(shù)運(yùn)算電路 
3.2.1  半加器電路 
3.2.2  全加器電路 
3.2.3　集成算術(shù)/邏輯運(yùn)算單元 
3.3  信號(hào)變換電路 
3.3.1  編碼器 
3.3.2  譯碼器 
3.3.3  數(shù)據(jù)選擇器 
3.3.4  數(shù)據(jù)分配器 
※3.4  數(shù)值比較器 
3.4.1  1位數(shù)值比較器 
3.4.2  集成數(shù)值比較器 
※3.5  組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn) 
3.5.1  組合邏輯電路中的競(jìng)爭(zhēng)、冒險(xiǎn)現(xiàn)象 
3.5.2  冒險(xiǎn)現(xiàn)象的識(shí)別 
3.5.3  冒險(xiǎn)現(xiàn)象的消除方法 
※3.6  組合邏輯電路應(yīng)用舉例 
本章小結(jié) 
思考題與習(xí)題 
第4章  觸發(fā)器 
4.1  概述 
4.2  基本R、S觸發(fā)器 
4.2.1  由“與非門(mén)”構(gòu)成的基本R、S觸發(fā)器 
4.2.2  基本R、S觸發(fā)器的邏輯功能及特性方程 
4.2.3  由或非門(mén)構(gòu)成的R、S觸發(fā)器 
4.3  同步觸發(fā)器（即鎖存器） 
4.3.1  同步R、S觸發(fā)器 
4.3.2  同步D觸發(fā)器 
4.3.3  同步J、K觸發(fā)器 
4.3.4  集成同步D觸發(fā)器 
4.4  主從觸發(fā)器 
4.4.1  主從R、S觸發(fā)器 
4.4.2  主從J、K觸發(fā)器 
4.4.3  集成主從觸發(fā)器 
4.5  邊沿觸發(fā)器 
4.5.1  集成邊沿D觸發(fā)器 
4.5.2  集成邊沿J、K觸發(fā)器 
4.5.3  維持阻塞D觸發(fā)器 
4.6  集成觸發(fā)器應(yīng)用舉例 
4.6.1  雙D觸發(fā)器芯片CC4013的應(yīng)用舉例 
4.6.2  觸發(fā)器芯片CC40174、CC4042與CC4043等的應(yīng)用舉例 
本章小結(jié) 
思考題與習(xí)題 
第5章  時(shí)序邏輯電路 
5.1  時(shí)序邏輯電路的分析和設(shè)計(jì)方法 
5.1.1  時(shí)序邏輯電路概述 
5.1.2  時(shí)序邏輯電路的分析方法 
5.1.3  時(shí)序邏輯電路的設(shè)計(jì)方法 
5.2  同步計(jì)數(shù)器 
5.2.1  同步二進(jìn)制計(jì)數(shù)器 
5.2.2  同步非二進(jìn)制計(jì)數(shù)器 
5.2.3  集成同步計(jì)數(shù)器 
5.3  異步計(jì)數(shù)器 
5.3.1  異步計(jì)數(shù)器分析 
5.3.2  集成異步計(jì)數(shù)器 
5.4  寄存器 
5.4.1  數(shù)據(jù)寄存器 
5.4.2  移位寄存器 
5.4.3  鎖存器 
※5.5  序列脈沖發(fā)生器、三態(tài)邏輯和微機(jī)總線接口 
5.5.1　序列脈沖發(fā)生器 
5.5.2　三態(tài)邏輯和微機(jī)總線接口 
※5.6　時(shí)序邏輯電路應(yīng)用設(shè)計(jì)舉例 
本章小結(jié) 
思考題與習(xí)題 
第6章  半導(dǎo)體存儲(chǔ)器和可編程邏輯器件 
6.1  概述 
6.2  ROM（只讀存儲(chǔ)器） 
6.2.1  固定ROM（掩模只讀存儲(chǔ)器） 
6.2.2  PROM、EPROM、E2PROM可編程只讀存儲(chǔ)器 
6.2.3  ROM芯片應(yīng)用舉例 
6.3  RAM（隨機(jī)存取存儲(chǔ)器） 
※6.3.1  集成RAM的基本結(jié)構(gòu)和工作原理 
※6.3.2  RAM的存儲(chǔ)單元 
6.3.3  集成RAM芯片SRAM6264 
6.3.4  存儲(chǔ)容量的擴(kuò)展 
※6.4  SAM（順序存取存儲(chǔ)器） 
6.5  PLD可編程組合邏輯器件 
6.5.1  PLA（可編程邏輯陣列）和FPLA（現(xiàn)場(chǎng)可編程邏輯陣列） 
6.5.2  PAL（可編程陣列邏輯） 
6.5.3  GAL（可重編程通用陣列邏輯） 
※6.5.4  GAL器件應(yīng)用舉例 
6.6  FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 
6.6.1  FPGA器件的基本結(jié)構(gòu) 
6.6.2  CLB（可編程邏輯模塊） 
6.6.3  IOB（可編程I/O） 
6.6.4  PIR（可編程內(nèi)部連線資源） 
※6.7  FPGA的應(yīng)用舉例 
本章小結(jié) 
思考題與習(xí)題 
第7章  脈沖產(chǎn)生與整形電路 
7.1  概述 
7.2  單穩(wěn)態(tài)觸發(fā)器 
7.2.1  門(mén)電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 
7.2.2  集成單穩(wěn)態(tài)觸發(fā)器 
7.2.3  單穩(wěn)態(tài)觸發(fā)器應(yīng)用舉例 
7.3  施密特觸發(fā)器 
7.3.1  用門(mén)電路組成施密特觸發(fā)器 
7.3.2  集成施密特觸發(fā)器 
7.3.3  施密特觸發(fā)器的應(yīng)用舉例 
7.4  多諧振蕩器 
7.4.1  對(duì)稱多諧振蕩器 
7.4.2  環(huán)形振蕩器 
7.4.3  石英晶體多諧振蕩器 
7.5  555定時(shí)器及其應(yīng)用 
7.5.1  555時(shí)基集成電路 
※7.5.2  555時(shí)基集成芯片的應(yīng)用舉例 
※7.6  脈沖電路在圖像接收機(jī)中的應(yīng)用 
本章小結(jié) 
思考題與習(xí)題 
第8章  數(shù)/模轉(zhuǎn)換和模/數(shù)轉(zhuǎn)換 
8.1  概述 
8.1.1  A/D和D/A轉(zhuǎn)換器 
※8.1.2  DAC的主要性能指標(biāo) 
※8.1.3  ADC的主要性能指標(biāo) 
8.2  數(shù)/模轉(zhuǎn)換電路（DAC） 
8.2.1  權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換電路 
8.2.2  R-2R倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換電路 
8.2.3  權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換電路 
※8.2.4  常用DAC芯片及其應(yīng)用舉例 
8.3  模/數(shù)轉(zhuǎn)換電路（ADC） 
8.3.1  ADC的基本過(guò)程 
8.3.2   并行比較型A/D轉(zhuǎn)換器 
※8.3.3  串行與并-串行比較型A/D轉(zhuǎn)換器 
8.3.4  逐次比較型A/D轉(zhuǎn)換器 
8.3.5　雙積分型A/D轉(zhuǎn)換器 
※8.3.6  常用ADC集成芯片及其應(yīng)用舉例 
本章小結(jié) 
思考題與習(xí)題 
附錄A  電氣圖用圖形符號(hào)二進(jìn)制邏輯單元（GB4728.12—85）簡(jiǎn)介 
A.1  二進(jìn)制邏輯單元圖形符號(hào)的組成 
A.1.1  方框 
A.1.2  定性符號(hào) 
A.2  關(guān)聯(lián)標(biāo)注法 
A.2.1  約定 
A.2.2  關(guān)聯(lián)類型及用途 
A.3  邏輯狀態(tài)、邏輯電平與邏輯約定 
A.3.1　內(nèi)、外部邏輯狀態(tài)與邏輯電平 
A.3.2　邏輯約定 
A.4  典型邏輯器件圖形符號(hào)示例 
附錄B  ABEL-HDL簡(jiǎn)介 
B.1  ABEL-HDL的基本元素與語(yǔ)法 
B.1.1  字符集 
B.1.2  標(biāo)識(shí)符 
B.1.3  字符串 
B.1.4  注釋 
B.1.5  操作數(shù) 
B.1.6  運(yùn)算符、表達(dá)式和方程 
B.1.7  集合 
B.1.8  特殊常量值 
B.1.9  塊 
B.1.10  變量及變量代換 
B.2  ABEL-HDL的語(yǔ)言結(jié)構(gòu) 
B.2.1  基本結(jié)構(gòu) 
B.2.2  文件頭部 
B.2.3  定義段 
B.2.4  邏輯描述段 
B.2.5  測(cè)試向量段 
B.2.6  結(jié)束段 
B.3   指示字 
附錄C  常用邏輯符號(hào)對(duì)照表 
附錄D  常用數(shù)字集成電路引腳排列圖 
附錄E  LSTTL與CMOS邏輯門(mén)電路 的技術(shù)參數(shù) 
參考文獻(xiàn)