USB 3.0能夠提供達5 Gbps的數(shù)據(jù)傳輸率，比USB 2.0快10倍以上。這有利于滿足消費者大幅增加的需求，以訪問及分享視訊、音樂及相片等高質(zhì)量內(nèi)容。支持USB 3.0的芯片組已經(jīng)縮減工藝幾何尺寸及封裝尺寸，從而可以達到如此高的數(shù)據(jù)率，同時還配合開發(fā)更小、更低能耗、功能豐富的便攜式多媒體產(chǎn)品。超快數(shù)據(jù)線路及小幾何尺寸元件的結(jié)合，大幅增加了產(chǎn)品遭受靜電放電(ESD)影響的風險。此文專門針對USB 3.0接口審視ESD保護及阻抗匹配問題，以確?？煽?、純凈的高速數(shù)據(jù)傳輸。為了使USB 3.0支援5 Gbps的數(shù)據(jù)率，在舊的USB 2.0數(shù)據(jù)對(D+和D-)基礎上增加了兩個差分數(shù)據(jù)對(超高速Tx及Rx)。此外，配合USB 3.0的芯片組以低至22 nm的半導體工藝為基礎。USB 3.0相對于 USB 2.0傳輸?shù)念l率升高，催生了在超高速線路上布設外部ESD保護元件時必須符合的嚴格阻抗匹配窗口。信號線路上增添任何少量的電容，都會改變阻抗，且因此降低數(shù)據(jù)傳輸?shù)目傮w信號完整性。圖1顯示了無損耗傳輸線路的電路表征，其中額定阻抗表征為Z0。此傳輸線路模型能應用于幾乎任何當今高速串聯(lián)接口中存在的數(shù)據(jù)線路。此模型可以用于評估將ESD保護元件置于一條或多條數(shù)據(jù)線路上的效應。在最基本的形式下，可以看到用以保護的數(shù)據(jù)線路的齊納二極管形式的ESD保護元件。此二極管有相應的結(jié)電容，以及源自封裝內(nèi)部接合線(bond wire)的少量串聯(lián)電感，而此串聯(lián)電感會變成數(shù)據(jù)線路的寄生元件，如圖2所示。由于ESD保護元件中典型接合線的感抗通常不高于1 nH，而且ESD保護元件的電容必須不高于1 pF，對于2.5 GHz USB 3.0信號而言，圖2中電感的阻抗將低于電容的阻抗，在討論中可以忽略此感抗。隨著數(shù)據(jù)線路上電壓的變化，需要少量的電流來給寄生電容充電。在高頻時，信號線路的電壓迅速變化，此額外充電電流可能相當可觀，因而降低了數(shù)據(jù)線路中流動的電流。此電流的降低導致數(shù)據(jù)線路阻抗輕微變化，影響它傳輸?shù)墓β士傤~。如果功率傳輸損耗過高，數(shù)據(jù)線路信號完整性就會出現(xiàn)下降。USB 3.0規(guī)格允許最大寄生電容為1.1 pF(此值包含系統(tǒng)中在USB控制器外部的任何電容)。ESD保護元件的電容僅占系統(tǒng)外部電容中的一小部份。因此，當選擇此類元件時，工程師應當始終謹記，保護元件的較低電容不僅維持數(shù)據(jù)線路的的信號完整性，還使下行系統(tǒng)中能夠有更大的電容預算。幾乎所有ESD保護元件供應商都會標示出1 MHz時的結(jié)電容。但僅有少部份供應商也會標示更高頻率時的結(jié)電容。為了極佳地表征高速應用中的實際元件電容，應當考慮在寬廣頻率范圍測量電容。在USB 3.0中，這就等同于在2.5 GHz基礎頻率及其7.5 GHz三次諧波頻率時進行測量。就像任何電容器一樣，保護元件的電容值會隨著工作頻率之變化而變化，原因就在于寄生阻抗，稱作等效串聯(lián)電容(ESR)。電容的阻抗在較低頻率低ESR條件下會保持電容性，然后阻抗持續(xù)降低，直至達到電容諧振頻率。一旦達到諧振，電容的阻抗將隨著ESR的上升而變成電感性。保護元件反射而導致的信號損耗是另一個重要參數(shù)——這通常表述為返回損耗的形式。返回損耗測量的是入射波從待測元件反射所出現(xiàn)的能量損耗有多少。ESD保護元件的返回損耗越低，看到的反射就會越少——相當于更多的信號正在被傳輸。市場上的許多 ESD保護元件在高于5 GHz頻率時寄生電容可能會大幅升高，原因就是阻抗達到諧振并變?yōu)殡姼行浴τ诠こ處煻裕斫鈱τ跀?shù)據(jù)線路阻抗通道有影響的ESD保護元件的關鍵參數(shù)至關重要。先進ESD保護元件與良好電路板布線技巧的組合，使工程師能夠從在設計中整合受保護的USB 3.0接口而受益，而無須在信號完整性上折衷。(mbbeetchina)