為了使USB3.0支援5Gbps的數(shù)據(jù)率，在舊的USB2.0數(shù)據(jù)對(D+和D-)基礎(chǔ)上增加了兩個差分數(shù)據(jù)對(超高速Tx及Rx)。此外，配合USB 3.0的芯片組以低至22nm的半導(dǎo)體工藝為基礎(chǔ)。USB 3.0相對于 USB 2.0傳輸?shù)念l率升高，催生了在超高速線路上布設(shè)外部ESD保護元件時必須符合的嚴格阻抗匹配窗口。信號線路上增添任何少量的電容，都會改變阻抗，且因此降低數(shù)據(jù)傳輸?shù)目傮w信號完整性。圖1顯示了無損耗傳輸線路的電路表征，其中額定阻抗表征為Z0。Z0 = (L / C)1/2= 線路阻抗圖1 無損耗傳輸線路等效電路圖此傳輸線路模型能應(yīng)用于幾乎任何當(dāng)今高速串聯(lián)接口中存在的數(shù)據(jù)線路。此模型可以用于評估將ESD保護元件置于一條或多條數(shù)據(jù)線路上的效應(yīng)。在最基本的形式下，可以看到用以保護的數(shù)據(jù)線路的齊納二極管形式的ESD保護元件。此二極管有相應(yīng)的結(jié)電容，以及源自封裝內(nèi)部接合線(bond wire)的少量串聯(lián)電感，而此串聯(lián)電感會變成數(shù)據(jù)線路的寄生元件，如圖2所示。由于ESD保護元件中典型接合線的感抗通常不高于1nH，而且ESD保護元件的電容必須不高于1pF，對于2.5GHz USB 3.0信號而言，圖2中電感的阻抗將低于電容的阻抗，在討論中可以忽略此感抗。圖2 ESD保護元件寄生元件模型隨著數(shù)據(jù)線路上電壓的變化，需要少量的電流來給寄生電容充電。在高頻時，信號線路的電壓迅速變化，此額外充電電流可能相當(dāng)可觀，因而降低了數(shù)據(jù)線路中流動的電流。此電流的降低導(dǎo)致數(shù)據(jù)線路阻抗輕微變化，影響它傳輸?shù)墓β士傤~。如果功率傳輸損耗過高，數(shù)據(jù)線路信號完整性就會出現(xiàn)下降。USB 3.0規(guī)格允許最大寄生電容為1.1pF(此值包含系統(tǒng)中在USB控制器外部的任何電容)。ESD保護元件的電容僅占系統(tǒng)外部電容中的一小部份。因此，當(dāng)選擇此類元件時，工程師應(yīng)當(dāng)始終謹記，保護元件的較低電容不僅維持數(shù)據(jù)線路的的信號完整性，還使下行系統(tǒng)中能夠有更大的電容預(yù)算。(mbbeetchina)