1、串擾的概念 串擾是信號完整性中最基本的現象之一，尤其現在大多數電子產品越來越小，PCB板上走線密度越來越大，信號速率越來越高，串擾問題也越來越困擾SI工程師。 到底什么是串擾呢，我們從最直觀的一個波形開始，看一看串擾到底會引起什么問題，下圖黃色圈內的波形即為受到串擾影響的信號，在信號高電平或低電平產生毛刺，從而影響系統穩定性。 我們知道，當信號沿傳輸線傳播時，在信號路徑和返回路徑之間將產生電力線；圍繞在信號路徑和返回路徑周圍也會產生磁力線。這些電場和磁場還會延伸到周圍的空間。這些延伸出去的場被稱為邊緣場，如果另外一根信號線剛好在邊緣場范圍之內的話，就會受到干擾，這樣的一種耦合效應我們就稱為串擾。 考慮最簡單的一種情況，就是兩根信號線之間的串擾，這一對信號線其中一根是攻擊網絡，也叫動態網絡 (Aggressor Line)，另一根稱之為受害網絡，也叫靜態網絡(Victim Line)，我們所要分析的就是動態網絡的信號耦合到靜態網絡上后靜態信號線上的噪聲情況。 下面是一個串擾的波形，紅色為近端噪聲(NEXT), 藍色為遠端噪聲(FEXT),后面我們會對其進行具體分析。 2、串擾耦合途徑 把兩根耦合線等效為電路模型，如下圖所示，可以看出，串擾基本分為電容性耦合和電感性耦合，電容和電感都與串擾有關，但是還是要區別考慮，當返回路徑是很寬的均勻平面時，容性耦合和感性耦合電流量大約相同，如果返回路徑不是很寬的均勻平面，而是封裝中的單個引線或者接插件中的單個引腳，感性耦合電流將遠大于容性耦合電流，此時，噪聲的行為主要由感性耦合電流決定。 1. 電容性耦合 兩根相鄰的導線(或導體)，如果靠的夠近，當一條在線有電壓信號的變化，會產生電場對另一線耦合出電流信號變化。由于這是電場的影響，所以可以透過寄生電容(互容, mutual capacitance)模型來解釋。 對于傳輸線上任意一個小段，等效模型如下圖，在信號跳變沿通過這一小段傳輸線的過程中，這個等效電容上的電壓不斷變化，因此就有電流流過電容，電流流入受害線后，由于受害線兩個方向上的阻抗相同，因此電流同時向兩個方向流動，大小相等，方向相反。 流動的電流在兩個方向上都會產生電壓，與攻擊信號傳播方向相同的電壓稱為前向電壓，與攻擊信號傳播方向相反的電壓稱為后向電壓。 下面我們來具體分析電流情況，假設有一個邊沿信號在動態線上傳輸，當信號變壓在dV/dt或者dI/dt的區域，就會有耦合電流流到靜態線上，導線上除此之外的任何地方，電壓和電流都為常數，所以不會出現耦合噪聲電流。只有在active line傳遞edge所到之處的瞬間(dI/dt arrive)，才會在quiet line產生感應成份(coupled noise, V) 上圖紅色為近端耦合電流，下面綠色為源端耦合電流傳播及疊加示意圖。 當動態線上升沿剛剛露出之后，隨著動態信號前進，靜態線上后向流動的容??耦合電流以恒定速度持續流回到近端。當前沿傳輸了一個飽和長度后(信號前沿的空間延伸的耦合長度稱為飽和長度)，互容耦合因有增有減而維持不變，靜態線近端的電壓幅度將達到一個穩定值。當動態線上的信號到達遠端匹配電阻器后，就不再產生新的耦合噪聲電流，但是靜態線上還有后向電流陸續流向靜態線的近端，這段額外時間等于時延TD。 如下圖所示，近端的特征，就是容性耦合電流上升到一個恒定值并持續。從2×TD開始下降到0，其中上升邊等于信號上升時間。 在一半容性耦合噪聲電流流回近端及信號沿動態線向前傳輸的同時，另一半容性耦合噪聲電流也沿導線向前流動。靜態線上的前向電流向遠端移動的速度與動態線上的信號前沿向遠端傳播的速度相同，前向噪聲電流就像是對動態信號做沖浪運動一樣。在靜態線上的每一步，一半噪聲電流會疊加在已經存在的沿線噪聲上。 在遠端，直到信號前沿到達遠端，才有電流出現。信號達到遠端的同時，前向容性耦合電流也到達遠端。 如果信號邊沿是線性上升的，則容性耦合噪聲電流為一個很短的矩形脈沖，持續時間等于信號的上升時間。 2. 電感性耦合 感性耦合電流和容性耦合電流的行為是相似的。受動態線上dI/dt的驅動，經過互感在靜態線上產生一個電壓，進而形成感性耦合電流。 沿傳輸線傳播時，動態線上變化的電流從信號路徑流到返回路徑。這一電流回路最終會在靜態線上感應出電壓并形成一個電流回路。靜態線上電流以相反的方向環繞成感應電流回路。所以在動態線上的信號邊沿附近，靜態線上感應的電流回路方向是從返回路徑流向信號路徑。 靜態線上產生這種電流回路時，將沿兩個方向等量傳播。靜態線上的感應電流回路中的一半電流流回后方的近端，另一半向前方的遠端傳播。 電感耦合噪聲近端以正電壓(凸起)的形式出現，但遠程以負電壓(凹陷)的形式出現，且遠程耦合噪聲的凹陷深度和耦合長度與單位互感成正比。 3、如何減小串擾 增大傳輸線之間的間距是減小串擾的最好方法，另外，還有一些其他的方法一起總結如下： 1. 增加信號路徑之間的間距； 2. 用平面作返回路徑； 3. 使耦合長度盡量短； 4. 在帶狀線層布線； 5. 采用低特性阻抗； 6. 使用低介電常數材料； 7. 在封裝和連接件中不要共用返回引腳； 8. 使用兩端和整條線上有短路過孔的防護布線。 本文轉載自： 信號完整性之旅（作者：王彥武） 免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理。 (mbbeetchina)