74HC193;74HCT193 是一個 4 位同步二進制上/下計數器。上/下分離 時鐘、CPU 和 CPD 分別簡化了操作。輸出同步更改狀態 具有任一時鐘輸入的低電平到高電平轉換。如果 CPU 時鐘在保持 CPD 時發出脈沖 HIGH，設備將計數。如果 CPD 時鐘在 CPU 保持高電平時發出脈沖，則設備將 倒數。任何時候只能將一個時鐘輸入保持為高電平，以保證可預測的行為。 設備可隨時通過異步主復位輸入（MR）清除;它也可能 通過激活異步并行負載輸入 （PL） 并行加載。終端計數 （TCU） 和終端倒計時 （TCD） 輸出通常為高電平。當電路達到時 最大計數狀態為 15，CPU 的下一次 HIGH-to-LOW 轉換將導致 TCU 去 低。TCU 將保持低電平，直到 CPU 再次變為高電平，從而復制計數時鐘。同樣 當電路處于零狀態且 CPD 變為低電平時，TCD 輸出將變為低電平。這 端數輸出可用作下一個高階電路的時鐘輸入信號 多級計數器，因為它們復制時鐘波形。多級計數器將不會 完全同步，因為每個添加的階段都會添加輕微的延遲時間差。 計數器可以通過電路的異步并聯負載能力進行預設。信息 存在于并行數據輸入（D0 至 D3）上的數據被加載到計數器中并出現在輸出端 （Q0 至 Q3）與并聯負載 （PL） 輸入為低電平時的時鐘輸入條件無關。 主復位 （MR） 輸入上的 HIGH 電平將禁用并行負載門，同時覆蓋兩者 時鐘輸入并將所有輸出（Q0 至 Q3）設置為低電平。如果其中一個時鐘輸入在期間和之后為低電平 復位或加載操作時，該時鐘的下一個低電平到高電平的轉換將被解釋為 合法信號，將被計算在內。輸入包括箝位二極管。這樣就可以使用電流 將用于連接輸入的電阻限制為超過VCC的電壓。