采用卷積編碼的原因和優(yōu)勢(shì) 淺析卷積碼之特點(diǎn)

在卷積碼的編碼過(guò)程中，對(duì)輸入信息比特進(jìn)行分組編碼，每個(gè)碼組的編碼輸出比特不僅與該分組的信息比特有關(guān)，還與前面時(shí)刻的其他分組的信息比特有關(guān)。

2018-08-21 標(biāo)簽：卷積碼卷積編碼 1.5萬(wàn) 0

卷積碼編碼及譯碼實(shí)驗(yàn) 淺談卷積編碼下的FPGA實(shí)現(xiàn)

卷積編碼是現(xiàn)代數(shù)字通信系統(tǒng)中常見(jiàn)的一種前向糾錯(cuò)碼，區(qū)別于常規(guī)的線(xiàn)性分組碼，卷積編碼的碼字輸出不僅與當(dāng)前時(shí)刻的信息符號(hào)輸入有關(guān)，還與之前輸入的信息符號(hào)有關(guān)。

2018-08-21 標(biāo)簽：FPGA卷積編碼 8526 0

淺談卷積編碼在DSL中的應(yīng)用 詳解卷積編碼編碼技術(shù)

卷積碼是一種差錯(cuò)控制編碼，由P.Elias于1955年發(fā)明。因?yàn)閿?shù)據(jù)與二進(jìn)制多項(xiàng)式滑動(dòng)相關(guān)故稱(chēng)卷積碼。

2018-08-21 標(biāo)簽：DSL卷積編碼 2785 0

咬尾卷積編碼是什么？如何實(shí)現(xiàn)咬尾卷積編碼？

咬尾卷積碼的原理是尾卷積碼保證格形起始和終止于某個(gè)相同的狀態(tài)。它具有不要求傳輸任何額外比特的優(yōu)點(diǎn)。

2018-08-21 標(biāo)簽：編碼卷積編碼 8847 0

淺談卷積編碼在通信中的應(yīng)用 詳解卷積編碼設(shè)計(jì)應(yīng)用

通過(guò)以上兩種分析都可以得到卷積的結(jié)果。回頭看上邊的卷積機(jī)器，將脈沖響應(yīng)考慮為一組權(quán)重系數(shù)，在這種觀點(diǎn)下每個(gè)輸出信號(hào)采樣點(diǎn)等于權(quán)重輸入之和。

2018-08-21 標(biāo)簽：編碼卷積編碼 8995 0

基于 Vertibi算法的卷積碼解碼設(shè)計(jì)實(shí)現(xiàn)

在信道編碼研究的初期，人們探索、研究出各種各樣的編碼構(gòu)造方法，其中包括卷積碼。

2018-08-20 標(biāo)簽：編碼卷積編碼 5223 0

基于VHDL的卷積編碼實(shí)現(xiàn) 詳解卷積編碼的應(yīng)用

在信道編碼研究的初期，人們探索、研究出各種各樣的編碼構(gòu)造方法，其中包括卷積碼。

2018-08-20 標(biāo)簽：VHDL卷積編碼 5764 0

卷積編碼碼率是什么？怎么計(jì)算

卷積碼是一種差錯(cuò)控制編碼，由P.Elias于1955年發(fā)明。因?yàn)閿?shù)據(jù)與二進(jìn)制多項(xiàng)式滑動(dòng)相關(guān)故稱(chēng)卷積碼。

2018-08-20 標(biāo)簽：碼率卷積編碼 2.2萬(wàn) 0

深度解讀VHDL語(yǔ)言的卷積碼和Viterbi譯碼的實(shí)現(xiàn)

介紹并用VHDL語(yǔ)言實(shí)現(xiàn)了卷積編碼和維特比譯碼。根據(jù)編碼器特征設(shè)計(jì)了一種具有針對(duì)性的簡(jiǎn)潔的維特比譯碼器結(jié)構(gòu)，

2021-05-12 標(biāo)簽：轉(zhuǎn)換器存儲(chǔ)器vhdl 2796 0