完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 可編程邏輯
邏輯器件可分為兩大類 – 固定邏輯器件和可編程邏輯器件。正如其命名一樣,固定邏輯器件中的電路是永久性的,它們完成一種或一組功能 —— 一旦制造完成,就無法改變。
文章:474個(gè) 瀏覽:44582次 帖子:69個(gè)
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載32:Spartan
雙擊【Xilinx Core Generator】,打開現(xiàn)有的IP核工程項(xiàng)目或者創(chuàng)建一個(gè)新的IP核工程。
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載13:Spartan
Spartan-6中的BRAM存儲(chǔ)18Kbit數(shù)據(jù),能配置成兩個(gè)獨(dú)立的9Kbit BRAM或者一個(gè)18Kbit BRAM。每個(gè)RAM可以通過兩個(gè)端口尋址...
SDSoC就緒,它如何在實(shí)際的設(shè)計(jì)開發(fā)工作中支持你的“表演”
由于SDSoC設(shè)計(jì)實(shí)施上的靈活性,它被作為視頻處理的理想平臺(tái),通過它可以創(chuàng)建一個(gè)優(yōu)化的視頻處理系統(tǒng),在處理性能、成本、功耗和開發(fā)時(shí)間等要素之間實(shí)現(xiàn)平衡。
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載44:Spartan
FloorPlanning 工具是PlanAhead 的一個(gè)組成部分,用它可以對(duì)FPGA 設(shè)計(jì)進(jìn)行分析,首先找到設(shè)計(jì)中的時(shí)序問題或者擁塞的問題,然后再通...
FPGA和ASIC之間界限正在模糊,F(xiàn)PGA為未來的ASIC提供設(shè)計(jì)架構(gòu)
該系列器件現(xiàn)在包括從基本的可編程邏輯一直到復(fù)雜的SoC。在各種應(yīng)用領(lǐng)域(包括汽車,AI,企業(yè)網(wǎng)絡(luò),航空航天,國防和工業(yè)自動(dòng)化等)中,F(xiàn)PGA可以使芯片制...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載28:Spartan
FPGA和PCB設(shè)計(jì)人員保留一定數(shù)量FPGA引腳作為測(cè)試引腳,F(xiàn)PGA設(shè)計(jì)者在編寫FPGA代碼時(shí),將需要觀察的FPGA內(nèi)部信號(hào)定義為模塊的輸出,在綜合實(shí)...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載50:Spartan
1. PICOBLAZE 嵌入式系統(tǒng),包括1 個(gè)8 位的方波輸出口,一個(gè)驅(qū)動(dòng)兩位7 段LED 的輸出口,一個(gè)時(shí)鐘輸入和一個(gè)中斷輸入。
產(chǎn)生所有電源供應(yīng)相關(guān)狀態(tài)和控制邏輯訊號(hào)——例如重置訊號(hào)產(chǎn)生、電源錯(cuò)誤指示(監(jiān)測(cè))和電壓管理。圖1展示了一個(gè)采用CPU或微處理器電路板的典型電源管理功能。
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載40:Spartan
最大化【Package Pins】,如圖10-45 所示, 和按鈕配合,完成對(duì)器件引腳的排序,如圖中我們將所有VREF 引腳排在一起,選中所有VREF ...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載42:Spartan
可以將綜合后網(wǎng)表文件導(dǎo)入PlanAhead,然后在PlanAhead 中完成關(guān)鍵時(shí)鐘,以及相關(guān)聯(lián)的I/O 端口的分配。
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載7:Spartan
時(shí)鐘布線資源具有高速、低SKEW的特點(diǎn),它對(duì)系統(tǒng)設(shè)計(jì)非常重要,即使系統(tǒng)速率不高,也應(yīng)該關(guān)注時(shí)鐘設(shè)計(jì),以消除潛在的時(shí)鐘危險(xiǎn)。
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載43:Spartan
在ISE 中可以進(jìn)行時(shí)序分析,在PlanAhead 中同樣也可以進(jìn)行時(shí)序分析。下面介紹用PlanAhead 進(jìn)行時(shí)序分析的步驟。
可編程邏輯在基站設(shè)計(jì)過程中發(fā)揮作用
隨著人們訂購無線服務(wù)數(shù)量的激增、各種服務(wù)類型的多樣化,以及更低的便攜式設(shè)備接入因特網(wǎng)的費(fèi)用,使得對(duì)于增加基礎(chǔ)設(shè)施容量的需求日益明顯。3G智能手機(jī)、3G上...
2018-06-10 標(biāo)簽:可編程邏輯 720 0
FPGA為什么是可以編程的?恐怕很多菜鳥不知道,他們也不想知道。因?yàn)樗麄冇X得這是無關(guān)緊要的。他們潛意識(shí)的認(rèn)為可編程嘛,肯定就是像寫軟件一樣啦。軟件編程的...
通過消除繁瑣的駕駛動(dòng)作,輔助駕駛還可提供更高的舒適水平。例如,傳統(tǒng)的巡航控制允許司機(jī)設(shè)定一個(gè)固定的行駛速度,同時(shí)在需要時(shí)可手動(dòng)控制。而現(xiàn)在的汽車則提供自...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載31:Spartan
雙擊【Xilinx Core Generator】,打開現(xiàn)有的IP核工程項(xiàng)目或者創(chuàng)建一個(gè)新的IP核工程。【View by function】→【Debu...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載41:Spartan
設(shè)計(jì)者可以在【Clock Regions】窗口、【I/O Ports】窗口或者【Package Pins】窗口選擇一個(gè)或多個(gè)對(duì)象,或者單擊按鈕取消所有選...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載19:Spartan
Virtex-6是Xilinx 在2009年2月推出的新一代旗艦產(chǎn)品,采用了第三代Xilinx ASMBL架構(gòu)、40nm 工藝,提供多達(dá)760000 個(gè)...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |