1、引言

　　信息化已經(jīng)成為社會(huì)發(fā)展的大趨勢(shì)。信息化是以數(shù)字化為背景的，而DSP技術(shù)則是數(shù)字化最重要的基本技術(shù)之一。DSP處理器是專(zhuān)門(mén)設(shè)計(jì)用來(lái)進(jìn)行高速數(shù)字信號(hào)處理的微處理器。與許多通用的CPU和微控制器（MCU）相比，DSP處理器在結(jié)構(gòu)上采用了許多的專(zhuān)門(mén)技術(shù)和措施來(lái)提高處理速度。DSP處理器與通用微處理器不同，它沒(méi)有采用將程序代碼和數(shù)據(jù)公用一個(gè)公共的存儲(chǔ)空間和單一的地址與數(shù)據(jù)總線的馮諾依曼結(jié)構(gòu)（Von Neumann Architecture），而是毫無(wú)例外的將程序代碼和數(shù)據(jù)的存儲(chǔ)空間分開(kāi)，各有自己的地址與數(shù)據(jù)總線，即所謂的哈佛結(jié)構(gòu)（Harvard Architecture），增大了處理器的數(shù)據(jù)交換能力。

　　OFDM（正交頻分復(fù)用),是直接利用離散傅里葉變換（DFT）,實(shí)現(xiàn)的一種多載波調(diào)制技術(shù)，它采用并行傳輸，將所傳送的高速數(shù)據(jù)分解并調(diào)制到多個(gè)相互交疊并且正交的子信道中，使得每個(gè)子通道的碼元寬度大于擴(kuò)展延時(shí)，若在碼元之間增加一定長(zhǎng)度的保護(hù)間隔，則多徑傳輸引起的碼間串?dāng)_基本被消除。OFDM的上述特點(diǎn)使其特別適于在存在多徑傳播和有多普勒頻移的移動(dòng)無(wú)線傳輸信道中傳輸高速數(shù)據(jù)。目前應(yīng)用于電力線通信，數(shù)字聲廣播（DAB）和歐洲高清晰度電視傳輸標(biāo)準(zhǔn)（DVB-T）, 無(wú)線局域網(wǎng)（WLAN）等業(yè)務(wù)中。

　　論文在TMS320C5509DSP上根據(jù)系統(tǒng)的總體框圖，實(shí)現(xiàn)OFDM基帶系統(tǒng)的設(shè)計(jì)，并給出了具體的性能指標(biāo)。

　　2、OFDM系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)

　　2．1 實(shí)現(xiàn)系統(tǒng)的任務(wù)流程圖

　　系統(tǒng)每幀可以傳送56bits的有效信息，數(shù)據(jù)的傳輸速率將達(dá)到100kbit/s，并且為了減小傳輸過(guò)程中的信道的不理想，用了BSPK對(duì)信源進(jìn)行編碼映射，在傳輸過(guò)程中，傳輸?shù)氖菚r(shí)域的信號(hào)，但是實(shí)際有用的是這些時(shí)域信號(hào)的頻譜，這些信號(hào)在時(shí)域中是無(wú)規(guī)則的隨機(jī)信號(hào)，但在其頻譜上的各個(gè)子載波攜帶著需傳輸?shù)男畔ⅰ，F(xiàn)工作框圖如圖1：

?

　　圖1.?? 系統(tǒng)的任務(wù)框圖

　　整個(gè)系統(tǒng)由DSP和FPGA、D/A、A/D以及一些其他的硬件共同完成。任務(wù)流程是由DSP接受由串/并轉(zhuǎn)換過(guò)后的并行數(shù)據(jù)，在DSP內(nèi)進(jìn)行BPSK信源編碼，將0和1分別映射為0xbffd 和0x3fff兩個(gè)十六進(jìn)制的數(shù)，再送入IFFT單元將數(shù)據(jù)變到時(shí)域進(jìn)行處理，然后把數(shù)據(jù)加上循環(huán)前綴，串行送給FPGA進(jìn)行處理，由FPGA將數(shù)據(jù)發(fā)送給接收板。接收板上由FPGA接到數(shù)據(jù)進(jìn)行一系列處理后，將數(shù)據(jù)又串行傳給接收板的DSP。在接收板的DSP上將接受到的數(shù)據(jù)移走循環(huán)前綴，送入FFT單元將數(shù)據(jù)還原到頻域，然后以0為門(mén)限進(jìn)行判決，映射后得到最早的原始數(shù)據(jù)。

　　2．1? 任務(wù)流程詳解

　　原始數(shù)據(jù)每幀攜帶56bit的二進(jìn)制信息（即只有0和1兩種取值），在框圖中D/A和A/D部分都是由專(zhuān)門(mén)的硬件來(lái)完成，項(xiàng)目選用的是ADS828e，和DAC902u。

　　發(fā)送部分：

　　信源編碼部分我們采用的是BPSK，為的是進(jìn)一步增大信號(hào)間的歐式距離，通過(guò)計(jì)算，我們決定選用0xbffd 和0x3fff兩個(gè)16進(jìn)制的數(shù)來(lái)分別代表0和1。由于FFT變換要求數(shù)據(jù)是2N個(gè)數(shù)據(jù)，所以將數(shù)據(jù)插入若干個(gè)零來(lái)補(bǔ)足。具體做法是，將映射后的第28個(gè)數(shù)據(jù)位置開(kāi)始插入7個(gè)零。由于零頻時(shí)不能有信號(hào)（為了無(wú)直流分量），在幀的開(kāi)始不傳信息，將第一個(gè)數(shù)插入零（不是0xbffd），把56個(gè)數(shù)變?yōu)?4個(gè)數(shù)，在接收板上將把同樣位置的16個(gè)數(shù)去掉。

　　將編碼映射后的16位數(shù)進(jìn)行64點(diǎn)的IFFT，把數(shù)據(jù)由頻域變換到時(shí)域，等候下一步處理。

　　在OFDM系統(tǒng)中，為了防止多徑延遲，必須加上循環(huán)前綴，而這些循環(huán)前綴又不能破壞子信道間的正交性，于是將最后16位數(shù)提到前面來(lái)形成80個(gè)數(shù)。具體做法是，在IFFT完成后，要加上循環(huán)前綴才能將數(shù)據(jù)發(fā)送給FPGA，將數(shù)據(jù)的最后16位復(fù)制到數(shù)據(jù)開(kāi)頭（原來(lái)的16個(gè)數(shù)不動(dòng)），把數(shù)據(jù)變?yōu)?0個(gè)，送給串口發(fā)送給FPGA。

　? 在FPGA上進(jìn)行FIR濾波，和一系列處理后，發(fā)送板的任務(wù)完成，接下來(lái)就將數(shù)據(jù)送給接收板。

　　接收部分：

　　由接收板上的FPGA接收到發(fā)送板送來(lái)的數(shù)據(jù)，經(jīng)過(guò)一系列處理后將數(shù)據(jù)串行送給DSP等待進(jìn)一步處理。

　　接收板的DSP接收到FPGA發(fā)過(guò)來(lái)的80個(gè)串行數(shù)據(jù)后，先將循環(huán)前綴去掉，即去掉前16位數(shù)，將80位的數(shù)據(jù)變?yōu)?4位，交給下一步處理。

　　在把數(shù)據(jù)變回為64位后，將數(shù)據(jù)進(jìn)行FFT變換，由時(shí)域變回頻域，交由下一步處理。

　　在進(jìn)行判決之前，先要把插入的16個(gè)數(shù)去掉，將64位數(shù)變?yōu)?6位，然后進(jìn)行判決，BPSK有一個(gè)好處就是判決時(shí)可以直接以零為門(mén)限。經(jīng)過(guò)判決后，將數(shù)據(jù)還原成原來(lái)的初試值。

　　綜上所述，在DSP部分，共有10項(xiàng)任務(wù)，

　　發(fā)送端

　　1.BPSK編碼和插入數(shù)據(jù)（數(shù)據(jù)個(gè)數(shù)由56變?yōu)?4個(gè)）

　　2.作N=64的IFFT變換，將頻域的數(shù)據(jù)變到時(shí)域。

　　3.加入循環(huán)前綴（數(shù)據(jù)個(gè)數(shù)由64個(gè)變?yōu)?0個(gè)），防止多徑延遲。

　　4.通過(guò)DMA將數(shù)據(jù)送到Mcbsp發(fā)給FPGA。

　　接收端

　　5.由Mcbsp接到數(shù)據(jù)通過(guò)DMA存入數(shù)據(jù)空間（此時(shí)數(shù)據(jù)應(yīng)該與第四步結(jié)束時(shí)相同）。

　　6.去掉循環(huán)前綴（數(shù)據(jù)個(gè)數(shù)又由80個(gè)變?yōu)?4個(gè)，此時(shí)數(shù)據(jù)應(yīng)該與第三步結(jié)束時(shí)相同）

　　7.作64點(diǎn)FFT變換（此時(shí)結(jié)果應(yīng)該與第一步結(jié)束時(shí)相同）

　　8.去掉插入的數(shù)據(jù)，反映射（數(shù)據(jù)個(gè)數(shù)由64個(gè)變?yōu)?6個(gè)，此時(shí)結(jié)果應(yīng)該與第一步開(kāi)始時(shí)相同）并解碼。