1 引言

　　智能控制是控制界新興的研究領域，是一門邊緣交叉學科。智能控制的一種定義為：應用人工智能的理論和技術及運籌學的優化方法同控制理論方法與技術結合，在未知環境下，仿效人類的智能，實現對系統的控制。微電子技術界各大芯片生產廠家均推出了專用的神經網絡芯片和模糊芯片，采用這種高速的專用芯片，大大方便了智能控制應用系統的實現。本文采用現場可編程門陣列（FPGA）技術，對智能控制器的設計和實現進行研究。

　　2 控制器硬件設計

　　控制器主芯片采用ALTERA公司的型號為APEX系列的FPGA芯片，芯片型號為EP20K200EFC484-2X。APEX20K系列器件是一個具有多核結構的PLD器件系列，支持可編程單芯片系統SOPC。該型號擁有20萬可用門資源，13KB的內部存儲空間，382個用戶可用引腳，1.8V/2.5V I/O。主處理器采用ALTERA公司的32位NIOS處理器軟核，系統總線采用AVALON總線，外圍擴展：片內存儲器（9KB），RS232串行通訊口，智能控制算法加速器單元，模擬量輸入端口，數字量/開關量輸出端口，鍵盤PIO，LED顯示PIO等，硬件體系結構框圖如圖1所示。

　　圖1 硬件體系結構

　　2.1 Nios軟核處理器

　　NIOS CPU是一種采用流水線技術，單指令流的RISC處理器，具有分離的指令和數據存儲器端口（Harvard存儲器結構）。本文處理器主頻為33.333MHz。NIOS CPU中的內部寄存器包括：一個通用寄存器文件，多個內部控制寄存器，一個程序計數器，以及一個用于前綴指令的K寄存器。

　　NIOS3.0 CPU允許用戶取消對陷阱指令、硬中斷或內部異常的支持，以把NIOS系統配置成一個最簡單的控制系統（不運行復雜軟件）。NIOS處理器有一個可選的片上JTAG調試模塊，用于實現調試工具和NIOS CPU的通訊。調試模塊含有First Silicon Solution （FS2）公司設計的IP核。在NIOS CPU中，此調試模塊被稱作NIOS OCI調試模塊。NIOS OCI調試模塊可以實現運行控制、硬件斷點和軟件跟蹤。

　　2.2 UART串口通信

　　UART外圍硬件電路調用ALTERA公司集成到其開發環境中的NIOS系統IP庫模塊，其功能描述如下。NIOS UART用于在Altera的FPGA中實現簡單的RS-232異步發送和接收邏輯。UART通過兩個外部引腳（TxD和RxD）發送和接收串口數據。為了與RS232的電壓信號相匹配，在RxD/TxD輸入輸出引腳與相應的外部RS232連接之間需要有電平轉換芯片。

　　UART傳送邏輯含有一個7位、8位或9位的txdata保持寄存器。傳送移位寄存器直接連接到TxD數據引腳，數據的LSB首先移出到TxD。傳送邏輯可以自動根據RS232通信協議在連續的TxD數據流中插入正確的開始位、停止位和奇偶校驗位。UART接收邏輯含有一個7位、8位或9位的接收移位寄存器，以及一個7位、8位或9位的rxdata保持寄存器。可以通過軟件直接讀取rxdata保持寄存器。接收邏輯根據RS232通信協議在連續的RxD數據流中自動檢測正確的開始位、停止位和奇偶校驗位。

　　UART產生一個IRQ輸出信號作為其Avalon總線接口的一部分。當一個或多個內部條件發生，并且對應的control寄存器的中斷允許位也為1時，UART發出一個中斷請求。在復位時，所有的中斷允許位設置為0。因此，只有軟件將一個或多個中斷允許位設置為1時，UART才能發出中斷請求。UART模塊與總線接口如圖2所示。其中，address為相對地址，irq為中斷請求信號，chipselect為片選信號，dataavaliable為接收數據線有效信號，readyfordata為接收數據字準備完畢信號，begintransfer為開始發送數據信號。

　　圖2 UART模塊與總線接口圖

　　2.3 AVALON總線與用戶自定義邏輯控制算法模塊

　　AVALON總線主要用于連接片內處理器與外設，以構成可編程單芯片上系統（SOPC）。它描述了主從構件間的端口連接關系，以及構件間通信的時序關系。AVALON總線擁有多種傳輸模式，以適應不同外設的要求。AVALON總線的基本傳輸模式是在一個主外設和一個從外設之間進行單個字節、半字或字的傳輸。當一次傳輸結束后，不論新的傳輸過程是否還是在同樣的外設之間進行，AVALON總線總是可以在下一個時鐘周期立即開始另一次傳輸。AVALON總線支持多個總線主外設，允許單個總線事務中在外設之間傳輸多個數據單元。這一多主設備結構為構建SOPC系統提供了極大的靈活性，并且能適應高帶寬的外設。AVALON總線是為SOPC環境而設計，互連邏輯由PLD內部的邏輯單元構成。

　　AVALON總線還包括許多其他用以支持SOPC Builder軟件自動生成系統、總線和外設的特性和約定。如，最大4GB的地址空間，內置地址譯碼，多主設備總線結構，采用向導幫助用戶配置系統，動態地址對齊等。

　　為了實現快速實時系統，控制器神經網絡控制算法采用硬件電路實現，作為用戶自定義的IP組件以外圍算法加速器的形式連接到系統總線上。并行輸入輸出（PIO）模塊是1至32位的并行輸入/輸出模塊。采用PIO作為軟件和用戶自定義邏輯之間的存儲器映像接口。控制字控制算法模塊的運行，狀態字0表示控制算法模塊正在運行，狀態字1表示輸入寄存器有否新的輸入，狀態字2表示輸出寄存器有新的輸出，當控制器有新的輸出結果時，置為高。輸入寄存器，包含用戶溫度給定值和檢測到的系統輸出值，軟件可寫入寄存器，同時置狀態字1高；輸出寄存器，為控制輸出，軟件可讀出其值，同時置狀態字2低。

　　2.4 定時器

　　SOPC Builder能自動生成定時器模塊的源碼以及相應的軟件接口子程序，系統集成方便。NIOS定時器模塊是32位的內部定時器。軟件可以通過寫控制寄存器來操作定時器，還可以讀取內部計數器值。定時器模塊可以生成中斷請求信號，也可以用內部控制位進行中斷屏蔽。

　　軟件可以通過以下方式控制定時器：預置periodl和periodh寄存器設定定時器周期，設置control寄存器的start和stop位來允許或禁止中斷，通過設置control寄存器的ito位來允許或禁止中斷，通過設置control寄存器中的cont位設定定時器的工作模式（定時器還是計數器）。NIOS定時器由系統主時鐘（clk）驅動，NIOS CPU和其他外設也使用該時鐘信號。該時鐘同時驅動軟件接口寄存器和內部計數器。