為滿足下一代蜂窩電話設計對更多特性、多模式及工作頻率的需求，工程師們必須尋找提高射頻前端集成度的途徑。通過采用CMOS工藝的最新集成方案，他們找到了應對這一挑戰的答案。

消費者對更小、更便宜手機和手持式設備中實現更多功能以及高速無線數據業務與多重無線電技術(多模式)需求，正推動移動電話市場的增長。在2.5G網絡(GPRS及CDMA 1xRTT)與3G網絡(UMTS/W-CDMA及cdma2000)的進展使高速無線數據業務成為可能的同時，通過采用適當的硅工藝以及集成射頻收發器等關鍵構建模塊則可減少手機及手持式設備的尺寸及成本。

圖1：多模式平臺中常見獨立無線子系統。

手機制造商整合多種技術來向特定市場提供他們認為銷售最佳的解決方案。例如，支持GSM、GPRS、EDGE及W-CDMA的手機使用戶能用一種設備來接入多個高速網絡，這也是多模式技術最基本的應用模式。而GPS、藍牙及無WLAN則是蜂窩電話及手持式設備中可能使用的其他常見無線功能。

今天的大多數多模式平臺在同一平臺上構建有多個獨立無線子系統，如圖1所示。例如，支持GSM、W-CDMA、藍牙及GPS的多模式手機可能以GSM/W-CDMA基帶、應用處理器、電源管理IC、存儲器IC、GSM射頻收發器、構成W-CDMA收發器的分立元件、單芯片藍牙系統、雙芯片GPS子系統以及多模式射頻前端與無源器件等來構造，以支持各種無線功能。

在這種手機例子中，單芯片藍牙及雙芯片GPS芯片組與應用處理器相連，而其各自的驅動程序則被嵌入至控制整個平臺工作的操作系統中。此外，由于它們為獨立的“單機”系統，故藍牙與GPS子系統可在由手機建立的網絡通話中并行工作。

盡管多種無線功能的“系統級”集成對于某些應用來說很有意義，但這并不能獲得一種針對最低成本或最小外形尺寸手機進行優化的解決方案。多模式功能的最終集成是在射頻前端、基帶及收發器等元件級上進行。

集成射頻前端系統

基于GSM標準并工作于時分雙工基礎上的蜂窩電話，使其射頻前端系統僅需以開關來實現。最簡單的GSM手機以單頻段模式工作，且僅需要一個單刀雙擲開關、一個接收器濾波器與匹配網絡及一個功放。不過，當今市場對更多功能手機的需求對GSM手機提出了能支持多達4個頻段的要求。因此，四頻段GSM手機可能含有多達4個發射通道及4個接收通道。

發射通道至少需要有兩個功放：一個用于GSM850與GSM900頻段、另一個用于DCS-1800及PCS-1900頻段。若再加上接收通道所需的濾波器及無源器件，則一共有6個通道，從而增加了設計復雜性及器件數量。

在將諸如802.11b WLAN等第二個無線系統添加到同一平臺上以構成多模設備時，既能提供更多功能又不增加設計復雜性或器件成本的挑戰是多方面的。由于GSM及802.11b工作于不同頻段，故其前端器件不能共用，因此兩種模式都要求在PCB板上擁有一組自己的功率放大器(PA)、開關網絡、接收器匹配電路及濾波器。對于這些前端功能的實現，其最佳方法是采用預集成模塊與封裝。

以包含功率放大器及功率控制邏輯功能的多芯片模塊為形式的PA模塊，已經用于多頻段手機及多模式802.11a/g WLAN應用中。同樣，包含開關網絡及接收濾波器的射頻前端模塊也已經可獲得。將來，只要市場需要也可能會有整合了蜂窩與WLAN的射頻前端子系統。

基帶分割

今天的許多蜂窩基帶芯片均為高度集成的CMOS系統級芯片(SoC)，且要么是一塊芯片同時具有數字與模擬功能，要么是模擬與數字基帶各一塊芯片。在這兩種方案之間進行選擇受到多種因素的影響，包括未來的集成方案。

雙芯片方案是最有競爭力的集成方式，因為模擬基帶功能與構成數字基帶的“純”數字電路相互隔離。采用這種方式，數字基帶可遵照摩爾定律縮小到越來越小的CMOS幾何尺寸，而這是模擬電路難以實現的。

此分割方案的另一項優勢是，可在其中一塊SoC中集成其他數字CMOS平臺器件(如應用處理器、圖像處理器及存儲器等)。隨著數字射頻接口的出現，如目前DigRF標準組織所定義的接口等，模擬電路可能完全在基帶中消失。這種方法提倡在無線電與蜂窩基帶之間定義一個標準高速數字串行接口。

WLAN供應商在其JEDEC61組織定義標準串行接口時也在進行類似的努力。一旦數字串行接口標準化，蜂窩基帶功能即能更經濟高效地與補充數字功能或其他模式的無線基帶電路進行集成。

用CMOS實現射頻收發器集成

盡管通過封裝或模塊技術以及將基帶功能與平臺上其他數字功能進行集成可整合射頻前端系統，但開發一種高度集成的多頻段/多模式收發器仍是一項極具挑戰的工作。射頻設計所取得的最新進展使得有可能用CMOS工藝來制造單芯片多頻段GSM/GPRS收發器，而且還不用犧牲性能。但用CMOS工藝來制造蜂窩多模式射頻/混合信號IC甚至更具挑戰，要求采用全新的電路架構與技術，以及先進的設計技能。

其關鍵挑戰是將射頻發射器及接收器電路與頻率合成器、振蕩器及濾波器等進行集成，同時支持多個無線模式與頻段。例如，雖然可將收發器設計成支持GMSK、8-PSK、W-CDMA及高速數據分組接入(HSDPA)模式，但還需要支持從GSM 850MHz頻段至具有各種信道帶寬的UMTS 2GHz以上頻段的多個頻段。

此外，多模蜂窩收發器還必須滿足嚴格的性能指標——優于-102dBm的靈敏度以及用于GSM/GPRS發射屏蔽的4dB余量。故設計者必須極為仔細地選擇可優化設計性/價比的最佳硅技術與收發器架構。

圖2：單芯片、四頻段GSM/GPRS收發器設計框圖。

對于多模集成來說，CMOS不失為一種理想的工藝技術，因為它能在單個芯片上有效地實現數字信號處理與射頻/混合信號電路。CMOS收發器可利用摩爾定律帶來的更低成本及更高性能的優勢，而這是BiCMOS或SiGe工藝所不能提供的。

CMOS收發器可提供能與BiCMOS器件相比擬的IC性能及功能，與其他數字CMOS產品相比，它們還能提供更低的器件成本、更低的功耗及更高的生產穩定性。許多商用GSM/GPRS、WLAN或藍牙CMOS收發器都證明了用于大批量無線收發器產品生產的CMOS工藝的生命力。

低中頻或零中頻(ZIF)架構是最適合用CMOS工藝來集成的收發器架構。因為在這兩種情況下，接收器與發射器鏈被設計成無需外部聲表面波(SAW)濾波器，而這能提供高水平的集成并減少平臺的材料費。

這兩種架構還能省去片上多個混頻器及振蕩器，因為它們將輸入高頻信號直接轉換為低中頻或零中頻基帶信號。另外，多模式工作也容易實現，因為這些架構可采用片上可編程濾波器結構來提供各種信道帶寬。

由于與CMOS有關的1/f噪聲問題以及與零中頻及低中頻有關的DC偏移問題，基于低中頻或零中頻架構來設計蜂窩收發器并非是一項簡單的工作。設計者必須仔細：
1. 將1/f噪聲的影響減至最小；
2. 設計LNA及混頻器等低噪聲射頻前端功能；
3. 減少集成振蕩器的相位噪聲；
4. 提供高質量的片上頻率發生等。
一種解決方案便是開發一種可容忍大量數字噪聲的全新架構。此架構通常設計先進的射頻/混合信號電路設計以及可執行片上數字校準與補償模擬的非理想性的創新DSP技術。

多模式支持

選擇合適的收發器架構后，RFIC設計工程師即必須決定如何通過共用片上資源來支持多工作模式及多個頻段。一些功能天生就更適合某種特定架構。

例如，盡管能以更簡單的零中頻設計來實現W-CDMA，但低中頻接收器結構可能更適合GSM/GPRS，因為它能提供更窄的信道帶寬。但由于雙模GSM/GPRS與WCDMA設計都使用2 GHz范圍內的頻段，故它們有可能共用頻率合成器及濾波器。

對整合多種無線標準以并行工作的要求也促使人們做出是否共用一些構建模塊的決策。并行收發器工作常常會增加單芯片收發器設計中的裸片尺寸，并帶來極大的絕緣挑戰。

整合廣泛的DSP技術、共用功能模塊以及用CMOS工藝來實現零中頻或低中頻架構等，是一種成功且具成本效益的設計所需的最基本元素。由此所得設計良好的單芯片多模式CMOS收發器將使蜂窩手機具有更低的成本及更小的外形尺寸。

在嘗試設計整合諸如EDGE及W-CDMA等其他模式組合的設備以前，芯片供應商首先應具有成功開發及生產GSM/GPRS單芯片多頻段CMOS收發器的能力。由于GSM/GPRS代表目前批量最大的蜂窩手機，故它將是未來多模式蜂窩解決方案的基線。另外，與WLAN或藍牙相比，蜂窩標準擁有最具挑戰的性能指標。

單芯片多模式收發器設計

圖2為采用低中頻架構的單芯片四頻段GSM/GPRS收發器設計舉例。

如圖2所示，外部天線開關及RF SAW濾波器提供必要的頻段隔離及選擇性來驅動收發器的輸入。接收部分包括四個分別對GSM-850、EGSM-900、DCS-1800或PCS-1900頻段進行過優化的低噪聲放大器(LNA)。每個LNA都具有可編程增益以提高動態范圍。

LNA后接經過優化的正交混頻器，其中一個混頻器組用于支持GSM-850及EGSM，另一個混頻器組則用于DCS與PCS信號混頻。混頻器提供向低中頻的轉換，并提供主要的鏡像抑制。集成低相位噪聲頻率合成器則提供所需的本振。

接收中頻鏈擁有帶集成接收信道選擇濾波器的可編程增益放大器。無需中頻SAW濾波器，故能減少平臺的BOM成本及尺寸。可編程增益放大器可提供寬的動態范圍，并確保以線性增益步進工作。由I、Q通道濾波器提供的選擇性可衰減鄰近信道干擾并屏蔽信號。低中頻處理部分將信號轉換為基帶信號，或在可選中頻頻率上有選擇性地輸出I/Q信號。

圖2所示收發器的發射部分含有頻偏鎖相環(OPLL)——亦稱為頻率轉換環。該環包括精密的正交調制器及全集成、低相位噪聲RF VCO。

來自基帶IC的GMSK調制信號應用于發射器的基帶I、Q輸入上。這些基帶I、Q輸入信號再加于精密發射調制器上并轉換為中頻。所得中頻信號被注入至頻率轉換環中。調制后的信號出現在RF VCO的輸出上。VCO輸出則驅動片上發射緩沖器。

圖2中的頻率合成器部分包括一個鎖定在集成N分數合成器中的集成多頻段片上VCO及片上LC儲頻電路。單個N分數合成器將發射及接收通路中的本振相位鎖定在外部頻率參考上。N分數頻率合成器架構必須提供低相位噪聲及快速鎖定時間，以支持GPRS(上至Class 12)等多時隙應用。

單芯片手機浮出水面

通過克服實現單芯片、四頻段GSM/GPRS CMOS收發器的挑戰，RFIC設計者為開發支持EDGE、WCDMA甚至其他無線技術的單芯片、多模式無線電鋪平了道路。該設計亦可充當將來與基帶IC集成的平臺。

最后，將無線電及基帶功能集成在單片CMOS硅裸片上以形成單芯片蜂窩電話，被眾多設計者看成神圣的追求。一旦實現了多模式CMOS收發器，即可通過將收發器中的數字信號處理電路與基帶電路進行整合來開發單芯片蜂窩手機。利用新型串行接口，可使收發器與基帶之間的數模(DAC)及模數轉換器(ADC)功能變得極為順暢。

這樣的單芯片收發器將比分立收發器及基帶產品尺寸更小及更具成本效益。由于商用單芯片藍牙與WLAN解決方案中已經采用了這種水平的集成，故下一步在蜂窩電話系統中也很可行。