Altera公司日前推出采用 ARM 架構(gòu)的 SoC FPGA 系列產(chǎn)品，在單芯片中整合了28nm Cyclone V 和 Arria V FPGA 架構(gòu)、雙核心 ARM Cortex-A9 MPcore 處理器、錯誤更正碼(ECC)保護(hù)內(nèi)存控制器、周邊和高性能互聯(lián)，適用于汽車、工業(yè)、影像監(jiān)控、無線基礎(chǔ)設(shè)施、計算機和儲存等領(lǐng)域。

這些SoC FPGA繼承了ARM的軟件開發(fā)工具、除錯器、操作系統(tǒng)、中間件和應(yīng)用程序等輔助系統(tǒng)功能。用戶可以利用Altera的SoC FPGA開發(fā)流程，迅速建立可訂制的ARM架構(gòu)系統(tǒng)，減小了各種應(yīng)用中嵌入式系統(tǒng)的電路板面積、功率消耗和成本，同時提升了性能。

ARM處理器部門市場營銷副總裁Jim Nicholas評論表示：「架構(gòu)在28nm制程技術(shù)的SoC FPGA，呈現(xiàn)了嵌入式系統(tǒng)在效能與增加容量上，令人興奮的嶄新發(fā)展方向。這些組件能夠大幅地幫助嵌入式系統(tǒng)設(shè)計人員縮短產(chǎn)品面市時間，降低成本和增進(jìn)功率效益，同時還可以從ARM軟件輔助系統(tǒng)的廣泛支持中獲得益處。」

Altera的Cyclone V SoC和Arria V SoC FPGA的處理器系統(tǒng)采用了雙核心800 MHz ARM Cortex-A9 MPCore處理器，NEON媒體處理引擎、單精度╱雙精度浮點單元、L1和L2高速緩存、ECC保護(hù)內(nèi)存控制器、ECC保護(hù)高速暫存內(nèi)存，以及多種常用周邊。這個處理器系統(tǒng)可提供高達(dá)4,000 DMIPS的峰值性能，而功率消耗不到1.8瓦，同時處理器系統(tǒng)和FPGA架構(gòu)可以獨立供電，能夠以任意順序配置和啟動。運作起來后，可以根據(jù)需要關(guān)閉FPGA部分，以降低系統(tǒng)功率消耗。

透過大傳輸量數(shù)據(jù)通路實現(xiàn)ARM Cortex-A9處理器系統(tǒng)和FPGA的互聯(lián)，可提供125-Gbps以上的峰值帶寬以及一致性很好的整合數(shù)據(jù)，兩顆芯片的解決方案將無法實現(xiàn)這種性能水平。整合的單芯片SoC FPGA支持電路板設(shè)計人員在處理器和FPGA之間不采用外部IO通路，大幅度降低了系統(tǒng)功率消耗。

Altera的SoC FPGA系列利用了其28nm系列產(chǎn)品，透過訂制滿足了用戶的功率消耗、性能和成本要求，在多個方面進(jìn)行創(chuàng)新，這些創(chuàng)新包括制程技術(shù)、收發(fā)器技術(shù)、IO資源和硬式核心IP。Cyclone V SoC FPGA和Arria V SoC FPGA的推出將這一系列產(chǎn)品進(jìn)一步拓展至嵌入式處理市場。

Cyclone V SoC FPGA和Arria V SoC FPGA采用低功率消耗28-nm制程(28LP)。這些系列具有分別在5-Gbps和10-Gbps運作的嵌入式收發(fā)器，F(xiàn)PGA架構(gòu)包括精度可調(diào)DSP模塊，以及高達(dá)三個ECC保護(hù)內(nèi)存控制器。Altera的Cyclone V SoC FPGA具有110K邏輯單元(LE)，并提供業(yè)界最低的系統(tǒng)成本和功率消耗，性能水平讓此組件非常適合差異化的大批量應(yīng)用，包括下一代單芯片工業(yè)驅(qū)動器、先進(jìn)的駕駛輔助系統(tǒng)以及影像監(jiān)控等。Arria V SoC FPGA在成本和性能上達(dá)到均衡，可提供中階應(yīng)用最低的整體功率消耗，此組件具有高達(dá)460K LE，適用于包括遠(yuǎn)程射頻前端、LTE基地臺與多功能打印機等有較高性能運算需求的應(yīng)用。

Altera的SoC FPGA透過使用可同時支持Cortex-A9 MPCore處理器和FPGA的共同工具與開發(fā)流程，同時讓硬件與軟件團隊能夠?qū)⑸a(chǎn)力最大化，設(shè)計師可以使用Altera的Quartus II軟件來建立客制化的周邊與硬件加速器，并使用Altera的Qsys系統(tǒng)整合工具來將它們整合到處理器系統(tǒng)之中。Qsys透過自動產(chǎn)生互聯(lián)邏輯來連接硅智財(IP)功能與子系統(tǒng)，以加速硬件設(shè)計流程。Qsys會自動產(chǎn)生針對FPGA進(jìn)行優(yōu)化的網(wǎng)絡(luò)單芯片(NoC)互聯(lián)，提供較高的效能，增進(jìn)設(shè)計重用并提供更快的驗證速度。Qsys支持業(yè)界標(biāo)準(zhǔn)的接口，包括Avalon內(nèi)存映像和Avalon串流接口，以及來自ARM的AMBA AXITM，讓用戶可以在單一設(shè)計中運用與重用具有多種接口的IP核心。因為SoC FPGA是架構(gòu)在標(biāo)準(zhǔn)的ARM Cortex-A9 MPCore處理器之上，因此它們可以兼容于既有的ARM軟件輔助系統(tǒng)，可以立即開始在Altera的SoC FPGA虛擬目標(biāo)上針對采用SoC FPGA的系統(tǒng)架構(gòu)進(jìn)行軟件開發(fā)。

Altera 日前也發(fā)布了首款 SoC FPGA 虛擬目標(biāo)軟件開發(fā)環(huán)境，可在Linux與VxWorks上運行，并針對Altera的SoC FPGA立即進(jìn)行特定組件的軟件開發(fā)。

SoC FPGA虛擬目標(biāo)是采用來自Synopsys公司成熟的虛擬原型解決方案，它是采用PC架構(gòu)的Altera SoC FPGA開發(fā)電路板來進(jìn)行功能性仿真。虛擬目標(biāo)是一種二進(jìn)制程序代碼與緩存器兼容，功能相當(dāng)于一塊SoC FPGA電路板的產(chǎn)品，用于確保在虛擬目標(biāo)上開發(fā)的軟件，可以用最小的心力來移植到實際的電路板上，目前可在Linux與VxWorks上運行，并支持領(lǐng)先的ARM輔助系統(tǒng)開發(fā)工具。虛擬目標(biāo)讓嵌入式軟件工程師能夠使用熟悉的工具，來開發(fā)他們的應(yīng)用軟件，盡量地可重復(fù)使用傳統(tǒng)的程序代碼，并前所未有地讓工程師能從目標(biāo)控制與目標(biāo)可見度的層級上獲得更多生產(chǎn)力，這對復(fù)雜的多核心處理器系統(tǒng)開發(fā)來說相當(dāng)重要。

SoC FPGA虛擬目標(biāo)提供一種已預(yù)先建立、已可使用、二進(jìn)制程序代碼與緩存器兼容的PC架構(gòu)仿真模型，具有可在Altera的Cyclone V與Arria V SoC FPGA上找到，相同的雙核心ARM Cortex-A9 MPCore處理器與系統(tǒng)周邊，并搭配電路板層級的零組件，包括DDR SDRAM、閃存與虛擬I/O。為了讓應(yīng)用軟件開發(fā)能夠同時涵蓋硬式處理器系統(tǒng)與客制化設(shè)計的FPGA架構(gòu)IP，Altera將提供一種稱為FPGA回路延伸的選項到虛擬目標(biāo)之中，這個延伸選項使用Altera FPGA開發(fā)電路板，透過PCIe接口來連接到PC架構(gòu)的虛擬目標(biāo)。虛擬目標(biāo)與FPGA回路延伸可一起讓用戶增加客制化的周邊與硬件加速器到處理器子系統(tǒng)之中，為它們建立組件驅(qū)動程序，并在最終硬件推出之前整合應(yīng)用軟件，以便用最小的心力來讓特定組件專用韌體與應(yīng)用軟件，移植到實際的硬件之上。

虛擬目標(biāo)一開始將會支持Linux與VxWorks，嵌入式軟件開發(fā)者可以使用已經(jīng)搭配好SoC FPGA開發(fā)版上所有主要零組件的組件驅(qū)動程序，并預(yù)先建立Linux核心系統(tǒng)，便可輕易地在虛擬目標(biāo)上啟動Linux，也可以從Altera免費下載預(yù)先建立的通用公共授權(quán)(GNU)工具鏈與Linux原始碼。針對虛擬目標(biāo)開發(fā)的VxWorks電路板支持套件(BSP)將可在本季推出，未來還將會針對其他的嵌入式操作系統(tǒng)推出更多的電路板支持套件。

虛擬目標(biāo)還針對獨特的仿真環(huán)境提供輔助系統(tǒng)工具兼容性與附加的除錯能力，支持虛擬目標(biāo)的開發(fā)工具包括GNU工具、ARM RVDS、ARM Development Studio 5 (DS-5)、Lauterbach TRACE32除錯器，以及Wind River Workbench。做為仿真模型，虛擬目標(biāo)提供系統(tǒng)在除錯時擁有更多可見度，讓用戶能夠更大幅度地控制目標(biāo)的執(zhí)行 (特別是在多核心系統(tǒng))，并可執(zhí)行許多很難或不可能在硬件上執(zhí)行的除錯工作。

?