MFIS器件絕緣層的厚度會影響到MFIS結構的性能。圖3中給出了不同絕緣層厚度下MFIS器件的C—V特性及記憶窗口。器件的應用電壓為5 V，絕緣層采用CeO2，厚度從1 nm增加到5 nm。從圖中可以看出，在一定的應用電壓下，MFIS器件的C—V曲線隨絕緣層厚度的增加變窄，記憶窗口隨之減小，這與文獻中報道的絕緣層厚度對MFIS器件電學性能的影響一致。這可以由加在鐵電層上的有效電場進行解釋。鐵電層上的有效電場Ef為

?

　　其中，CG為應用電壓;εf和εi為鐵電層和絕緣層的相對介電常數。顯然，鐵電層上的有效電場隨著絕緣層厚度的增加而減小，從而導致鐵電層逐漸遠離飽和狀態，使得電容器的記憶窗口減小。

?

　　3.3 絕緣層材料對MFIS結構器件的影響

　　由式(1)可以看出，具有高介電常數εi的絕緣層，能夠使分配在鐵電層上的有效電場增加，從而使鐵電層趨于飽和，產生一個較大的記憶窗口。為研究不同絕緣層材料對MFIS器件相關性能的影響，利用Arias軟件對采用SiO2、Si3N4、Y2O3、HfO2及CeO2作為絕緣層的MFIS器件的C—V特性及記憶窗口進行了模擬和分析。

　　圖4給出了在5 V的應用電壓下，分別采用不同絕緣層材料時MFIS器件的C—V特性及記憶窗口。從圖中可以看出，MFIS器件的C—V曲線隨絕緣層介電常數的增加逐漸變寬，其記憶窗口從0.36 V增大到1.09 V，并逐漸趨于飽和。

?

　　圖5為不同絕緣層材料時MFIS器件的記憶窗口隨應用電壓的變化。從圖中可以看出，高介電常數為絕緣層jf，MFIS器件的記憶窗口在7 V時達到飽和，而低介電常數為絕緣層時，記憶窗口在15 V時仍未達到飽和。這意味著在一定厚度下，高介電常數的絕緣層能夠使MFIS器件的記憶窗口在一個較低的應用電壓下達到飽和，從而減小工作電壓，使得其與現代集成電路設計工藝相兼容。

?

　　4 結束語

　　利用器件模擬軟件Arias，結合飽和狀態及非飽和狀態下的鐵電極化模型，研究了應用電壓、絕緣層厚度及材料對MFIS器件的C—V特性及記憶窗口的影響。仿真結果表明，增加應用電壓、減小絕緣層厚度及采用高介電常數材料，可以使器件的C—V曲線逐漸變寬，記憶窗口逐漸增大。但是考慮到MFIS器件與現代集成電路的工作電壓的兼容性，以及過薄的絕緣層可能會引起的漏電流，使得采用高介電常數的絕緣材料作為MFIS器件的絕緣層成為一個提高MFIS器件性能的有效途徑。