隨著可綜合模擬電路設計的出現，數字電路性能越來越強，模擬電路卻由于電源電壓的下降而導致設計更加困難。有時候但你學習電路的時候你會傻傻的分不清模擬電路和數字電路。

1.模擬與數字合體，結果是？

模擬電路和數字電路是對電路的經典分類。數字電路處理離散的數字信號，模擬電路處理連續的模擬信號。在經典的課本里，模擬電路和數字電路設計與分析的方法論都有很大區別，模擬電路的分析像物理，設計則像一門藝術；數字電路的分析像數學，而設計起來是一板一眼，基于嚴密的邏輯流程。

然而，模擬和數字之間的間隔并非不可打破。一方面，信號的本質是連續的，一切數字電路只是模擬電路的一種特例，甚至可以把數字電路用在模擬電路中（例如反相器也可以當作一個放大器用，而且是電流復用的那種J）；另一方面，利用數字電路可擴展性好，可控性好等特性，我們可以把一些傳統在模擬域處理的信號搬到數字域處理并獲得很好的結果。模擬和數字合體的結果并不僅僅是混合信號電路，而是一種全新的設計理念。

模擬和數字融合可以分成兩種方向，即使用數字方法實現傳統的模擬電路（數字-模擬），以及使用模擬方法實現傳統的數字電路（模擬-數字）。本期我們主要介紹數字-模擬電路。

2.數字-模擬

隨著半導體技術的發展，越來越多人正在探索把原來模擬域處理的信號搬到數字域處理。這不僅僅是標新立異，而且是由半導體技術發展的趨勢決定的。所以啊，一個電路的命運不知要看工程師的奮斗，還要看歷史進程。

那么，半導體技術如何讓數字技術入侵模擬電路呢？大家都知道，隨著半導體制程的發展，器件特征尺寸變小，器件速度變快，這對于數字電路和模擬電路都是件好事，皆大歡喜。然而，特征尺寸變小是要付出相應代價的。代價第一就是隨著MOSFET柵極氧化層變薄，器件擊穿電壓降低，因此電源電壓也隨之降低。這對于數字電路來說對性能影響會被柵電容變小期間速度變快而抵消因此不是太大的問題，但對于模擬電路來說問題可就大了。首先，模擬電路的首要指標是信噪比，降低電壓意味著信號擺幅降低，但是噪聲不會與電源電壓同步降低，因此低電壓對于信噪比存在不利影響。其次，器件的閾值電壓因為漏電的關系也不會與電源電壓同步降低，這就讓傳統cascode等模擬工程師喜聞樂見的電路結構在低電壓下無法再使用。最后，因為閾值電壓與電源電壓沒有同步降低，因此在低電源電壓下器件的工作范圍更接近于亞閾值區，因此模擬電路的線性度變差了

除了電源電壓降低帶來的諸多問題以外，先進半導體制程的單位面積價格很高，但是模擬電路的整體尺寸并不隨著特征尺寸縮小而等比例縮小（尤其是無源器件例如電感，其大小與特征尺寸根本就沒關系），因此在先進半導體制程下模擬電路的成本其實是升高了。

與模擬電路相反，特征尺寸縮小對于數字電路性能有益無害（除了漏電流增加，但是這個可以說不算性能：）），因此用數字電路盡量代替模擬電路才能真正享受半導體工藝進化帶來的益處。

從近三年年ISSCC的track比較也能看出數字慢慢進入模擬領域代替經典模擬電路的趨勢。在ISSCC 10個大track中，模擬track包括傳統模擬電路與功耗管理（Analog），模數轉換器（Data Converters）。數字track包括架構與系統（Digital Arch and Sys），和數字電路（Digital Circuits）。 然而，在下面的列表中，也有“Digital PLL”，“Digital V-Regulator and Low Pwr”這樣有趣的session。