想要降低系統(tǒng)中增加的噪聲，必須降低電壓噪聲。常用方法——并聯(lián)放置多個(gè)緩沖器可降低電壓噪聲。但是，該方法會(huì)使偏置電流、電流噪聲、輸入電容，統(tǒng)統(tǒng)提高，這時(shí)，你需要一款4通道JFET緩沖放大器！

緩沖器是什么？

許多電子電路需要利用一個(gè)器件來(lái)將不同的電路隔離或分離開(kāi)。這種特殊器件稱(chēng)為緩沖器。緩沖器是單位增益放大器，具有極高輸入電阻和極低輸出電阻。這意味著可以將緩沖器模擬為一個(gè)增益為1的壓控電壓源。緩沖器具有幾乎無(wú)限大的輸入電阻，因而不存在負(fù)載效應(yīng)，故VIN = VOUT。此外，緩沖器的輸出電壓對(duì)負(fù)載電阻不敏感，因?yàn)槔硐刖彌_器的輸出電阻基本上為零。將單位增益緩沖器放置在數(shù)模轉(zhuǎn)換器(DAC)和負(fù)載之間，可以輕松解決負(fù)載效應(yīng)問(wèn)題。

緩沖器噪聲計(jì)算

給系統(tǒng)添加單位增益緩沖器時(shí)，務(wù)必不要影響精度和性能。最重要的一點(diǎn)是計(jì)算增加的噪聲：

其中：

en = 緩沖器輸入電壓噪聲密度

in = 緩沖器輸入電流噪聲密度

f = 器件輸入帶寬(Hz)

JFET降噪原理

在圖1所示電路中，各通道的電流噪聲極低(0.8 fA/√Hz)；相比之下，電壓噪聲則有13 nV/√Hz。因此，要降低系統(tǒng)中增加的噪聲，必須降低此電壓噪聲。并聯(lián)放置多個(gè)緩沖器可降低電壓噪聲。例如，兩個(gè)緩沖器并聯(lián)可將電壓噪聲降低√2，所有四個(gè)緩沖器并聯(lián)相當(dāng)于一個(gè)噪聲減半的緩沖器。

圖1. 新型低噪聲緩沖器AD8244

這種方法的缺點(diǎn)是偏置電流、電流噪聲和輸入電容提高，但在本例中，這些效應(yīng)可忽略不計(jì)。在輸出之間放置一個(gè)50 Ω之類(lèi)的小電阻，可防止各輸出之間的細(xì)微差異引起的額外電流流動(dòng)。對(duì)于對(duì)功耗不太敏感的應(yīng)用，可以省去這些50 Ω電阻以提高可用輸出電流。圖1所示電路是緩沖放大器的一種新型配置，能將電壓噪聲減半。

圖2比較了普通單通道緩沖器和有四個(gè)并聯(lián)通道的新型緩沖器AD8244的噪聲性能。

圖2. 新型緩沖器AD8244的性能：噪聲僅為普通緩沖器的一半

AD8244是一款四通道、JFET輸入、單位增益緩沖器，具有遠(yuǎn)超預(yù)期的高性能。其最大偏置電流為2 pA，電流噪聲接近于零，輸入阻抗為10 TΩ，因此即使源阻抗為MΩ級(jí)別，也幾乎不產(chǎn)生任何誤差。該器件具有低電壓噪聲、寬電源范圍和高精度特性，而且非常靈活，足以為任何需要單位增益緩沖器（甚至低源電阻）的應(yīng)用提供高性能。

很多傳統(tǒng)運(yùn)算放大器都將電源引腳排列在同相輸入引腳旁邊。 保護(hù)走線(xiàn)必須從這些引腳之間穿過(guò)，以避免漏電流遠(yuǎn)大于FET輸入運(yùn)算放大器的偏置電流。在DIP乃至SOIC等大型封裝內(nèi)，保護(hù)走線(xiàn)可以在引腳間穿過(guò)；但是，很多現(xiàn)代應(yīng)用不允許這些封裝消耗過(guò)多的面積。AD8244具有獨(dú)特的引腳排列可以解決這個(gè)問(wèn)題，它在物理上將高阻抗輸入與低阻抗電源以及其它緩沖器的輸出相隔離。 這種配置簡(jiǎn)化了保護(hù)功能，同時(shí)縮小了電路板空間，允許在同一個(gè)設(shè)計(jì)中達(dá)到高性能和高密度。

AD8244專(zhuān)門(mén)針對(duì)解決緩沖器相關(guān)問(wèn)題而設(shè)計(jì)。 它具有緊密的通道間匹配，允許AD8244的通道用于差分信號(hào)鏈，且誤差極小。 該器件具有低電壓噪聲、寬電源范圍和高精度特性，因此還非常靈活，足為任意需要單位增益緩沖器（甚至低源電阻）的應(yīng)用提供高性能。